## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-261335

(43)Date of publication of application: 13.09.2002

(51)Int.Cl.

H01L 33/00

G09F 9/30

G09F 9/33

G09F 9/35

(21)Application number: 2001-

(71)Applicant : SONY CORP

200113

(22)Date of filing:

29.06.2001 (72)Inventor: IWABUCHI TOSHIAKI

OHATA TOYOJI DOI MASATO

(30)Priority

Priority number: 2000217953 Priority date: 18.07.2000 Priority country: JP

2000217988

18.07.2000

JΡ

2000396225

26.12.2000

JΡ

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide an image display device which is superior in various characteristics, such as resolution, image quality and light emission efficiency, and in which an image can be enlarged easily and manufacturing cost can be reduced, and to provide the manufacturing method. SOLUTION: In the image display device, a plurality of light-emitting elements are arranged and the image is displayed corresponding to a prescribed image signal. The occupancy area of one light-emitting elements is set to 25  $\mu$ m2 to 10,000  $\mu$ m2, and it is mounted on a wiring substrate. At mounting, the enlargement transfer of two stages, which is a first transfer process for transferring the elements, so that they are detached much more than a state where the elements are arranged on a first substrate and holding them in a temporary holding member and a second transfer process for detaching the elements held by the temporary holding member much more and transferring them on a second substrate, is performed. A crystal growth layer, formed by the crystal growth of the light-emitting element, is mounted on the wiring substrate, so that it is inverted from that at the time of crystal growth in the normal direction of a substrate main face.

#### LEGAL STATUS

[Date of request for examination]

19.03.2003

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3906653

[Date of registration]

26.01.2007

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection]

[Date of extinction of right]

#### CLAIMS

#### [Claim(s)]

[Claim 1] It is the image display device which occupancy area of said light emitting device of a piece is made or less [10000-micrometer] into two by two or more [25-micrometer], and is characterized by mounting said each light emitting device in the substrate for wiring, respectively in the image display device which two or more light emitting devices are arranged, and displays an image corresponding to a necessary picture signal.

[Claim 2] The image display device according to claim 1 with which the ratio of the occupancy area for 1 pixel on the image display device concerned to the occupancy area of each light emitting device is characterized by or more 10 being 40000 or less.

[Claim 3] The image display device according to claim 2 with which the ratio of the occupancy area for 1 pixel on the image display device concerned to the occupancy area of each light emitting device is characterized by or more 10 being 10000 or less.

[Claim 4] Said light emitting device is an image display device according to claim 1 characterized by consisting of a nitride semi-conductor light emitting device, an arsenide semi-conductor light emitting device, and a component chosen from the phosphide semi-conductor light emitting device.

[Claim 5] Said light emitting device is an image display device according to claim 1 characterized by constituting the pixel which consists of a group of three light emitting devices which changed wavelength mutually.

[Claim 6] The image display device according to claim 1 characterized by forming the current holding circuit for [ which is electrically connected to said light emitting device, and flows this light emitting device ] carrying out current maintenance for every component.

[Claim 7] Said current holding circuit is an image display device according to claim 1 characterized by being mounted in said substrate for wiring like [ it is formed in the shape of / according to individual / a chip, and ] each light emitting device.

[Claim 8] The chip and said light emitting device of said current holding circuit in which said current holding circuit was formed are an image display device according to claim 7 characterized by having the size of abbreviation identitas. [Claim 9] While preparing the substrate for wiring which arranged necessary wiring in the shape of a matrix in the manufacture approach of the image display device which two or more light emitting devices are arranged, and displays an image corresponding to a necessary picture signal The manufacture approach of the image display device characterized by for the component occupancy area of the piece divided into the chip according to individual preparing two or more light emitting devices made or less [ 10000-micrometer ] into two by two or more [ 25-micrometer ], mounting so that this light emitting device may be connected to said wiring, and constituting an image display device.

[Claim 10] The manufacture approach of the image display device according to claim 9 which carries out the laminating of the semi-conductor layer on the necessary substrate for component formation, and is characterized by dissociating for every light emitting device and mounting each of that separated light emitting device in said substrate for wiring after putting in order and forming said two or more light emitting devices in this semi-conductor layer.

[Claim 11] The manufacture approach of the image display device according to

claim 10 characterized by forming the slot which arrives at the field between the components of said light emitting device on the substrate front face of said substrate for component formation so that each light emitting device may be surrounded, making each light emitting device surrounded by this slot separate from said substrate for component formation, and mounting each of that separated light emitting device in said substrate for wiring.

[Claim 12] Mounting to said substrate for wiring of each of said separated light emitting device is the manufacture approach of the image display device according to claim 10 characterized by carrying out by carrying in said substrate for wiring for every component, making the front face or rear face of a light emitting device stick to the fixture for adsorption.

[Claim 13] The separation from said substrate for component formation of each of said light emitting device is the manufacture approach of the image display device according to claim 10 characterized by using the exposure of the energy beam from the rear face of this substrate for component formation.

[Claim 14] The manufacture approach of the image display device according to claim 13 characterized by making each light emitting device on said substrate for component formation hold to the substrate for maintenance temporarily, making each light emitting device separate from said substrate for component formation after the exposure of said energy beam, and making each light emitting device hold to the substrate for maintenance temporarily [ said ] before the exposure of the energy beam from the rear face of said substrate for component formation. [Claim 15] The substrate for maintenance is the manufacture approach of the image display device according to claim 14 characterized by forming adhesion material in the whole surface and holding the front face of said light emitting device temporarily at the adhesion material temporarily [ said ]. [Claim 16] Mounting to said substrate for wiring of each of said separated light emitting device is the manufacture approach of the image display device according to claim 10 characterized by performing the electrode section on said

front face of a light emitting device by being stuck to the electric conduction

material on said substrate for wiring by pressure.

[Claim 17] The manufacture approach of the light emitting device which carries out the laminating of the semi-conductor layer on a necessary substrate, and is characterized by separating each light emitting device also from said substrate while dissociating for every light emitting device after putting in order and forming two or more light emitting devices in this semi-conductor layer.

[Claim 18] Said each light emitting device and said substrate, and separation of a between are the manufacture approach of the light emitting device according to claim 17 characterized by using the exposure of the energy beam from the rear face of this substrate.

[Claim 19] The manufacture approach of the light emitting device according to claim 17 characterized by making said each light emitting device hold to the substrate for maintenance temporarily, making each light emitting device separate from said substrate after the exposure of said energy beam, and making each light emitting device hold to the substrate for maintenance before the exposure of said energy beam temporarily [ said ].

[Claim 20] The substrate for maintenance is the manufacture approach of the light emitting device according to claim 19 characterized by forming adhesion material in the whole surface and holding the front face of said light emitting device temporarily at the adhesion material temporarily [ said ].

[Claim 21] In the array approach of a component of arranging two or more components arranged on the first substrate on the second substrate The first imprint process which said component is imprinted [process] and makes this component hold to the member for maintenance temporarily so that it may be in the condition of having estranged from the condition that said component was arranged on said first substrate, The array approach of the component characterized by having the second imprint process which estranges further said component held temporarily [said] at the member for maintenance, and imprints it on said second substrate.

[Claim 22] The array approach of the component according to claim 21

characterized by the distance which the distance made to estrange at said first imprint process is the abbreviation integral multiple of the pitch of the component arranged on said first substrate, and is made to estrange at said second imprint process being the abbreviation integral multiple of the pitch of the component which the member for maintenance was made to arrange at said first imprint process temporarily [ said ].

[Claim 23] The array approach of the component according to claim 21 characterized by having the process which hardens a component by resin after said first imprint process, the process which forms the electrode of said component on this resin, and the process which carries out the dicing of said resin.

[Claim 24] Said component selectively imprinted from said first substrate is the array approach of the component according to claim 21 characterized by being said component which exists in the distance made to estrange when face to face is stood against the member for maintenance the first substrate and temporarily [ said / said ].

[Claim 25] It is the array approach of the component according to claim 21 characterized by said said component imprinted selectively being said component which exists in the distance made to estrange when face to face is stood against the member for maintenance, and said second substrate temporarily [said] from the member for maintenance temporarily.

[Claim 26] The array approach of the component according to claim 21 characterized by locating next the component imprinted from the member for maintenance on said second substrate temporarily [different / said].

[Claim 27] It is the array approach of the component according to claim 21 characterized by performing the imprint to said second substrate from the member for maintenance an imprint and temporarily [to the member for maintenance / said] temporarily [said] using either [at least] a mechanical means or an optical means from said first substrate.

[Claim 28] Said mechanical means is the array approach of the component

according to claim 27 characterized by being the means which can imprint a component selectively while applying mechanical energy to each component. [Claim 29] Said mechanical means is the array approach of the component according to claim 27 characterized by being the means which can imprint this component by adsorbing said component selectively.

[Claim 30] Said optical means is the array approach of the component according to claim 27 characterized by imprinting selectively, adding the light energy by optical exposure to each component.

[Claim 31] Said first substrate is the array approach of the component according to claim 30 characterized by being translucency.

[Claim 32] It is the array approach of the component according to claim 31 characterized by for said component being a semiconductor device which used the nitride semi-conductor, and said optical exposure being a laser beam.

[Claim 33] Said component is the array approach of the component according to claim 21 characterized by being the component chosen from the light emitting device, liquid crystal controlling element, optoelectric-transducer, piezoelectric-device, thin film transistor component, thin-film diode component, resistance element, switching element, minute magnetic cell, and microoptics component, or its part.

[Claim 34] Said component is the array approach of the component according to claim 21 characterized by being created on said first substrate.

[Claim 35] The array approach of the component according to claim 21 characterized by forming some wiring in said component where said component is held temporarily [ said ] at the member for maintenance.

[Claim 36] Said some of wiring is the array approaches of the component according to claim 21 characterized by being an electrode pad.

[Claim 37] In the manufacture approach of the image display device which has arranged the light emitting device or the liquid crystal controlling element in the shape of a matrix The first imprint process which said light emitting device or a liquid crystal controlling element is imprinted [process], and makes said light

emitting device or a liquid crystal controlling element hold to the member for maintenance temporarily so that it may be in the condition of having estranged from the condition that the light emitting device or the liquid crystal controlling element was arranged on the first substrate, The manufacture approach of the image display device characterized by having the second imprint process which estranges further said light emitting device or liquid crystal controlling element held temporarily [said] at the member for maintenance, and imprints it on the second substrate, and the wiring formation process which forms wiring connected to said each light emitting device or a liquid crystal controlling element. [Claim 38] Said light emitting device or said liquid crystal controlling element is the manufacture approach of the image display device according to claim 37 characterized by forming the pixel whose combination of two or more components corresponding to different wavelength is one.

[Claim 39] The manufacture approach of the image display device according to claim 37 characterized by forming an electrode pad in said light emitting device or a liquid crystal controlling element, and wiring being formed by said electrode pad in said wiring formation process where said light emitting device or a liquid crystal controlling element is held temporarily [ said ] at the member for maintenance.

[Claim 40] The image display device with which the crystal growth layer formed of the crystal growth of said light emitting device is characterized by inverting and being mounted in said substrate for wiring with the time of crystal growth in the direction of a normal of said substrate principal plane in the image display device which has the structure which arranged and mounted two or more light emitting devices on the substrate principal plane of the substrate for wiring.

[Claim 41] It is the image display device according to claim 40 which said light emitting device has the crystal growth layer from which the substrate side at the time of crystal growth serves as an optical ejection aperture, and is characterized by separating it from the substrate for growth before said light emitting device is mounted in said substrate for wiring.

[Claim 42] The 2nd electrode connected with the 1st electrode which the 1st conductive layer, a barrier layer, and the 2nd conductive layer are formed, and is connected with said 1st conductive layer with said 2nd conductive layer at said crystal growth layer which has the dip crystal face where said light emitting device inclined to the substrate principal plane is an image display device according to claim 40 characterized by making the height from the substrate for growth almost comparable.

[Claim 43] It is the image display device according to claim 40 characterized by forming the 1st conductive layer, a barrier layer, and the 2nd conductive layer, dividing the 1st electrode connected with said 1st conductive layer, and the 2nd electrode linked to said 2nd conductive layer, respectively, and forming them on both sides of said crystal growth layer in the direction of a normal of said substrate principal plane at said crystal growth layer which has the dip crystal face where said light emitting device inclined to the substrate principal plane.

[Claim 44] Said crystal growth layer is an image display device according to claim 40 characterized by consisting of a nitride semi-conductor of the wurtzite mold formed of selective growth.

[Claim 45] Said crystal growth layer is an image display device according to claim 40 characterized by consisting of the hexagon-head drill configuration or hexagonal block configuration formed of selective growth.

[Claim 46] The 1st electrode which forms the crystal growth layer used as the configuration which the substrate side opened with selective growth on the substrate for growth, forms the 1st conductive layer, a barrier layer, and the 2nd conductive layer in this crystal growth layer, constitutes a light emitting device, and is connected with said 1st conductive layer, The manufacture approach of the image display device characterized by forming the 2nd electrode linked to said 2nd conductive layer so that the height from the substrate for growth may become almost comparable, separating said crystal growth layer from said substrate for growth, and inverting and mounting in the substrate for wiring. [Claim 47] The manufacture approach of the image display device according to

claim 46 characterized by connecting at least with one side of said 1st and 2nd electrodes so that the height whose connection material is both may become almost comparable.

[Claim 48] Mounting to said substrate for wiring is the manufacture approach of the image display device according to claim 46 characterized by carrying out by carrying in said substrate for wiring for every component, making the front face or rear face of a light emitting device stick to the fixture for adsorption.

[Claim 49] The separation from said substrate for growth of each of said light emitting device is the manufacture approach of the image display device according to claim 46 characterized by using the exposure of the energy beam from the rear face of this substrate for growth.

[Claim 50] It is the manufacture approach of the image display device according to claim 49 characterized by performing selectively the exposure of the energy beam for separating said each light emitting device to each light emitting device. [Claim 51] The manufacture approach of the image display device according to claim 49 characterized by making each light emitting device on said substrate for component formation hold to the substrate for an imprint, making each light emitting device separate from said substrate for growth after the exposure of said energy beam, and making each light emitting device hold to said substrate for an imprint before the exposure of the energy beam from the rear face of said substrate for growth.

[Claim 52] The component mounting substrate with which the crystal growth layer formed of the crystal growth of said component is characterized by inverting and being mounted in said substrate for wiring with the time of crystal growth in the direction of a normal of said substrate principal plane in the component mounting substrate which has the structure which arranged and mounted two or more components on the substrate principal plane of the substrate for wiring.

[Claim 53] Flat sides other than the dip crystal face where said crystal growth layer of each component inclined are component mounting substrates according to claim 52 characterized by being mounted so that it may become almost flat-

tapped on a substrate front face.

#### DETAILED DESCRIPTION

# [Detailed Description of the Invention] [0001]

[Field of the Invention] A light emitting device is arranged in the shape of a matrix, and this invention is used for the image display device which performs image display according to a picture signal, the manufacture approach of the image display device, and its image display device, and relates to the manufacture approach of a suitable light emitting device. Moreover, it is related with the array approach of the component which imprints the component in which micro processing was carried out by especially the imprint process to a larger field, and the manufacture approach of an image display device about the array approach of arranging components, such as a semi-conductor light emitting device and a liquid crystal controlling element, in on a substrate etc., and the manufacture approach of an image display device. Furthermore, it is related with the manufacture approach of the image display device which devised the mounting direction of a light emitting device, the component mounting substrate which made the component arrange, and an image display device.

### [0002]

[Description of the Prior Art] Various displays are developed as a thin lightweight image display device. For example, there are equipment using the light emitting diode (LED) as main categories of such an image display device, equipment using a liquid crystal display, equipment using a plasma display, etc. As for these image display devices, the applicability is spreading with progress of a computer technique, equipment with a magnitude of 30 to about 150cm is used for a television receiver, a video regenerative apparatus, the output unit of a game

device, etc. in diagonal size, and it is used for the monitoring screen of an automobile loading mold guide apparatus or image transcription equipment etc. in the thing of size smaller than it, for example.

[Problem(s) to be Solved by the Invention] however, any of those image display devices — although — it has the problem in respect of the point of properties, such as resolution, brightness, optical output pair power efficiency, and image quality, and big-screen-izing and cost etc. For example, an array consists of equipment using the luminescence diode array which arranged light emitting diode in the shape of a matrix, using each light emitting diode collectively. However, each light emitting diode is contained by the package, respectively, and has the size of about several mm, consequently the magnitude which is 1 pixel will also become large, and resolution will fall. When the cost per pixel becomes high and constitutes especially the equipment of a big screen from an image display device using a luminescence diode array simultaneously, the product price will become high.

[0004] In the image display device using a liquid crystal display, when substrates, such as glass which constitutes a display, are put into the film formation equipment made into the vacuum, and formation of components, such as a transistor, and formation of wiring are performed using the photolithography technique, especially it is going to make resolution of liquid crystal equipment high, the process control of micron order is needed. Therefore, process control strict with raising the yield of a product will be needed, and cost will become high in the case where it is going to create the liquid crystal display of a big screen. Moreover, a liquid crystal display has the angle-of-visibility dependency from which contrast and a hue change with the include angles to see, and it also has the problem that the reaction rate in the case of changing a color is slow.

[0005] Moreover, with the equipment using a plasma display, the mechanism of producing discharge in the narrow space of a pixel unit, exciting a fluorescent substance by the ultraviolet radiation from the occurring ionization gas, and

generating the light is used. With the equipment using a plasma display, for this reason, the luminous efficiency itself is not high and power consumption will increase. Moreover, the light from the outside depended on a fluorescent substance reflects, the trouble that contrast falls is also generated, and the problem said that the color reproduction range is narrow is also produced. [0006] therefore, the above-mentioned image display device -- the any -although -- it is not easy, and a manufacturing cost becomes high and largesized screen-ization has become what had problems, such as resolution, a process, image quality, and luminous efficiency, respectively. [0007] Then, in view of the above-mentioned technical technical problem of this invention, it excels in many properties, such as resolution, and image quality, luminous efficiency, and big-screen-izing is easy and aims at offer of the image display device which can also realize reduction of a manufacturing cost. Moreover, other objects of this invention aim at offer of the manufacture approach for manufacturing the image display device of such high performance. Furthermore, the object of further others of this invention is offering the manufacture approach of the light emitting device which constitutes an image display device. In case this invention imprints the component by which micro processing was carried out to a larger field, it aims after an imprint at offering the array approach of the component which can also solve the problem of poor wiring, and the manufacture approach of an image display device further again. without spoiling alignment precision.

[8000]

[Means for Solving the Problem] In the image display device with which two or more light emitting devices are arranged, and, as for the image display device of this invention, display an image corresponding to a necessary picture signal, occupancy area of said light emitting device of a piece is made or less [ 10000-micrometer ] into two by two or more [ 25-micrometer ], and it is characterized by mounting said each light emitting device in the substrate for wiring, respectively. It is possible for each light emitting device itself to serve as minute size, and to

arrange the light emitting device itself in high density at the substrate for wiring from occupancy area of said light emitting device of a piece being made or less [ 10000-micrometer ] into two by two or more [ 25-micrometer ]. [0009] In the suitable image display device of this invention, the ratio of the occupancy area for 1 pixel on the image display device concerned to the occupancy area of each light emitting device is made or less [ 10 or more ] into 40000, and is more preferably made or less [ 10 or more ] into 10000. [0010] size with the minute light emitting device used for the image display device of this invention -- with -- \*\*\*\* -- although it is not limited especially if it is the component which can be mounted, as the example, devices, such as a light emitting diode and semiconductor laser, can be mentioned, and especially, it can choose and can constitute from a nitride semi-conductor light emitting device, an arsenide semi-conductor light emitting device, and a phosphide semi-conductor light emitting device. For colorization of image display, such a light emitting device constitutes the pixel which consists of a group of three light emitting devices which changed wavelength mutually, and can carry out the thing of it. A color screen can consist of combining the light emitting device of each color of red, green, and blue typically here.

[0011] Moreover, in the manufacture approach of the image display device which two or more light emitting devices are arranged, and displays an image corresponding to a necessary picture signal, this invention is characterized by preparing two or more light emitting devices divided into the chip according to individual, mounting so that this light emitting device may be connected to said wiring, and constituting an image display device while it prepares the substrate for wiring which arranged necessary wiring in the shape of a matrix. Since it mounts to the substrate for wiring after making high density complete each light emitting device possible [ arranging in the substrate for wiring ], since a light emitting device is minute size, the yield is good and big-screen-izing is also easy for it.

[0012] In the manufacture approach of such an image display device, the

laminating of the semi-conductor layer is carried out on the necessary substrate for component formation. After putting in order and forming two or more light emitting devices in this semi-conductor layer, it dissociates for every light emitting device. Can mount each of that separated light emitting device in the substrate for wiring, and the slot which arrives at the field between the components of a light emitting device on the substrate front face of the substrate for component formation is formed so that each light emitting device may be surrounded. Each light emitting device surrounded by this slot can be made to be able to separate from the substrate for component formation, and each of that separated light emitting device can be mounted in said substrate for wiring. [0013] As an example of the gestalt of more desirable operation, mounting to the substrate for wiring of each separated light emitting device can be performed by carrying in the substrate for wiring for every component, making the front face or rear face of a light emitting device stick to the fixture for adsorption, and the separation from the substrate for component formation of each light emitting device surrounded by the slot can use the exposure of the energy beam from the rear face of this substrate for component formation. Each light emitting device on the substrate for component formation is made to hold to the substrate for maintenance temporarily, each light emitting device may be made to separate from the substrate for component formation after the exposure of said energy beam, and each light emitting device may be made to hold to the substrate for maintenance before the exposure of this energy beam temporarily. In that case, adhesion material may be formed in the whole surface and, as for the substrate for maintenance, the front face of said light emitting device may be held temporarily at the adhesion material. Moreover, it may be made to perform mounting to said substrate for wiring of each separated light emitting device by sticking the electrode section on the front face of a light emitting device to the electric conduction material on said substrate for wiring by pressure. [0014] Moreover, this invention is offered also about the manufacture approach of the light emitting device which constitutes the above-mentioned image display

device, and the manufacture approach of the light emitting device of this invention carries out the laminating of the semi-conductor layer on a necessary substrate, and after putting in order and forming two or more light emitting devices in this semi-conductor layer, while dissociating for every light emitting device, it is characterized by separating each light emitting device also from said substrate.

[0015] As for said each light emitting device and said substrate, and separation of a between, in a desirable example of the manufacture approach of a light emitting device, it is desirable for the exposure of the energy beam from the rear face of this substrate to be used, and to make said each light emitting device hold to the substrate for maintenance temporarily, to make each light emitting device separate from said substrate after the exposure of said energy beam before the exposure of said energy beam, and to make each light emitting device hold to the substrate for maintenance temporarily. Moreover, adhesion material is formed in the whole surface and the front face of said light emitting device may be made, as for the substrate for maintenance, to be held at the adhesion material temporarily.

[0016] In the array approach of a component of on the other hand arranging two or more components with which the array approach of the component of this invention was arranged on the first substrate on the second substrate The first imprint process which said component is imprinted [process] and makes this component hold to the member for maintenance temporarily so that it may be in the condition of having estranged from the condition that said component was arranged on said first substrate, It is characterized by having the second imprint process which estranges further said component held temporarily [said] at the member for maintenance, and imprints it on said second substrate.

to hold to the member for maintenance temporarily, distance between components is enlarged and already becomes possible [ preparing an electrode with comparatively big size, an electrode pad, etc. using the spreading spacing ].

At the continuing second imprint process, since wiring which used an electrode with comparatively big size, an electrode pad, etc. of the member for maintenance temporarily is performed, even if it is the case that the size of final equipment is remarkable and big, as compared with component size, wiring can be formed easily.

[0018] Moreover, the manufacture approach of the image display device of this invention of having applied the array approach of the above-mentioned component It is the approach of manufacturing the image display device which has arranged the light emitting device or the liquid crystal controlling element in the shape of a matrix. The first imprint process which said light emitting device or a liquid crystal controlling element is imprinted [ process ], and makes said light emitting device or a liquid crystal controlling element hold to the member for maintenance temporarily so that it may be in the condition of having estranged from the condition that the light emitting device or the liquid crystal controlling element was arranged on the first substrate, It is characterized by having the second imprint process which estranges further said light emitting device or liquid crystal controlling element held temporarily [ said ] at the member for maintenance, and imprints it on the second substrate, and the wiring formation process which forms wiring connected to said each light emitting device or a liquid crystal controlling element.

[0019] According to the manufacture approach of the above-mentioned image display device, it consists of that the image display part of an image display device arranges a light emitting device or a liquid crystal controlling element in the shape of a matrix. The light emitting device or liquid crystal controlling element on the first substrate makes it high, dense condition, i.e., degree of integration, can perform and create micro processing, and becomes possible [ preparing an electrode with comparatively big size, an electrode pad, etc. using spacing which spread when it imprinted estranging to the member for maintenance temporarily]. Therefore, wiring after the second imprint can be easily formed like the array approach of the above-mentioned component.

[0020] This invention offers the image display device which devised to mounting of a light emitting device in addition to the above, and its manufacture approach. That is, the image display device of this this invention is characterized by for the crystal growth layer formed of the crystal growth of said light emitting device inverting with the time of crystal growth in the direction of a normal of said substrate principal plane, and being mounted in the substrate for wiring in the image display device which has the structure which arranged and mounted two or more light emitting devices on the substrate principal plane of the substrate for wiring.

[0021] Moreover, in said configuration, as for the image display device of this invention, a light emitting device has [ the substrate side at the time of crystal growth ] a crystal growth layer used as an optical ejection aperture. Before each light emitting device is mounted in said substrate for wiring, can make it into dissociating-from substrate for growth structure, and it is set in said configuration. The 1st electrode by which the 1st conductive layer, a barrier layer, and the 2nd conductive layer are formed, and are connected to said crystal growth layer which has the dip crystal face where the light emitting device inclined to the substrate principal plane with said 1st conductive layer, The 2nd electrode linked to said 2nd conductive layer can be made into the structure where the height from the substrate for growth is made almost comparable. Moreover, it is the image display device which has the inverted crystal growth layer, and it has the 1st conductive layer and the 2nd conductive layer which sandwich a barrier layer, and the 1st electrode connected with the 1st conductive layer and the 2nd electrode linked to the 2nd conductive layer can also be made into the structure which is divided, respectively and is formed on both sides of said crystal growth layer in the direction of a normal of said substrate principal plane. [0022] Furthermore, the manufacture approach of the image display device of this invention The 1st electrode which forms the crystal growth layer which will become if it becomes the configuration which the substrate side opened with selective growth on the substrate for growth, forms the 1st conductive layer, a

barrier layer, and the 2nd conductive layer in this crystal growth layer, constitutes a light emitting device, and is connected with said 1st conductive layer, It is characterized by forming the 2nd electrode linked to said 2nd conductive layer so that the height from the substrate for growth may become almost comparable, separating said crystal growth layer from said substrate for growth, and inverting and mounting in the substrate for wiring.

[0023] Moreover, the component mounting substrate of this invention is characterized by for the crystal growth layer formed of the crystal growth of said component inverting with the time of crystal growth in the direction of a normal of said substrate principal plane, and being mounted in said substrate for wiring in the substrate which has the structure which arranged and mounted two or more components on the substrate principal plane of the substrate for wiring.

[0024] In the image display device of above-mentioned this invention, since the crystal growth layer of a light emitting device inverts in the direction of a normal of a substrate principal plane at the time of crystal growth, even if it is the case where an electrode side is formed in a crystal growth layer upside, it will be located in the bottom which stands face to face against the substrate for wiring by inversion, and electrical installation can be easily planned by forming a wiring layer on the substrate for wiring in the case of mounting. Therefore, it is not necessary to carry out a package gestalt, and a light emitting device can also be arranged to high density.

[0025] Moreover, in the manufacture approach of the image display device of this invention, since a crystal growth layer is formed of selective growth, when the crystal growth layer which has the dip crystal face which inclined to the substrate principal plane simply can be formed, therefore a crystal growth layer is inverted, it becomes easy to use an ejection aperture as a top face at light. Moreover, electric connection with the substrate for wiring can be made an easy thing by making the 2nd electrode linked to said 2nd conductive layer the height from the substrate for growth become almost comparable.

[Embodiment of the Invention] It explains to a detail, referring to a drawing hereafter about the manufacture approach of a light emitting device, the array approach of a component, and a component mounting substrate to the manufacture approach of the image display device which applied this invention, and an image display device, and a pan.

[0027] Drawing 1 is drawing showing the layout of the important section of the image display device of the 1st example, and is illustrating the every 2 pixels important section to the vertical horizontal direction in <a href="drawing1">drawing1</a>. In the image display device of this example, two or more address lines ADD0 and ADD1 which extended horizontally on the principal plane of the substrate 1 for wiring are formed, and two or more data lines DLR0-DLB1 which extended perpendicularly through the interlayer insulation film which is not illustrated further are formed. As long as the substrate 1 for wiring is a substrate general-purpose to semiconductor manufacture of a glass substrate, the metal substrate covered with synthetic resin or an insulating layer or a silicon substrate, etc., etc. and is a substrate which can be formed in the precision which can ask for the address line or the data line, it may be what kind of substrate.

[0028] The address lines ADD0 and ADD1 are formed of the combination of the conductive outstanding metallic material layer and the conductive outstanding semiconductor material layer, and a metallic material layer etc., and as shown in drawing 1, they can make the line breadth large width of face as compared with the size M of light emitting diode. It can realize from mounting light emitting diode of minute size with which occupancy area of said light emitting device of a piece was made or less [ 10000-micrometer ] into two by two or more [ 25-micrometer ], and the delay by resistance of the address line in the case of scanning a pixel one by one, therefore making a necessary image output itself can be reduced as much as possible so that this may be explained below. These address lines ADD0 and ADD1 are extended horizontally, and the one address line per each pixel passes. Therefore, the common address line is used for selection by the pixels which adjoin horizontally.

[0029] The data lines DLR0-DLB1 are formed like the address line of the combination of the conductive outstanding metallic material layer and the conductive outstanding semiconductor material layer, and a metallic material layer etc., and they can also form the line breadth so that abbreviation one half extent of the monopoly area of the substrate 1 for wiring may be occupied, as shown in drawing 1 . Since occupancy area of the light emitting device of a piece is made or less [ 10000-micrometer ] into two by two or more [ 25-micrometer ] and light emitting diode of minute size is mounted like [ such large line breadth ] the address line, it is possible. These data lines DLR0-DLB1 are extended perpendicularly, and the three data lines are used according to the number of light emitting diodes per each pixel. For example, the light emitting diode of the pixel of the upper left in drawing consists of the red light emitting diode DR00, green light emitting diode DG00, and blue light emitting diode DB00, and the data lines DLR0-DLB0 are also formed for every luminescent color. The common data line is used between the diodes of the luminescent color with the pixel same [ the data lines DLR0-DLB1 I which adjoins perpendicularly.

[0030] The image display device of this example arranges light emitting diode in the shape of a matrix, and is a necessary picture signal (a video signal, i.e., the signal for animations, is included.). the following — the same . Luminescence which responded is performed. As this actuation approach, the image display device of this example is driven with the same point sequential or same line sequential color TV system as an active matrix liquid crystal display. The double hetero structure multilayer crystal of the gallium nitride system which grew on the sapphire substrate as blue and a green object for light emitting diodes can be used for light emitting diode, and the double hetero structure multilayer crystal of the aluminum-arsenide gallium or indium phosphide aluminum gallium system which grew on the gallium arsenide substrate as an object for red light emitting diodes can be used for it. Although light emitting diode constitutes the pixel which consists of a group of three light emitting devices which changed wavelength mutually, the group of different wavelength may be a group of red, green, and not

only blue but other colors.

[0031] Subsequently in the image display device of this example, the red light emitting diodes DR00, DR01, DR10, and DR11, the green light emitting diodes DG00, DG01, DG10, and DG11, and the blue light emitting diodes DB00, DB01, DB10, and BG11 are horizontally located in a line in each pixel. For example, diode is arranged in order of the red light emitting diode DR00, green light emitting diode DG00, and the blue light emitting diode DB00, and, as for the light emitting diode of the pixel of the upper left in drawing, these three light emitting diodes constitute the group of one pixel.

[0032] Here, each light emitting diode has the configuration of an abbreviation square, respectively, for example, and has the chip structure mounted still in [ a minute package condition (for example, below 1mm size extent) ] the state with the condition of not packing. Although not illustrated about the detailed layer system of light emitting diode, the flat-surface configuration of light emitting diode is an abbreviation square, it is mounting the light emitting diode chip of the abbreviation square, and the array of the shape of a matrix of light emitting diode consists of layout patterns of drawing 1, respectively. The location of each light emitting diode is a location corresponding to the crossover location of the address lines ADD0 and ADD1 and the data lines DLR0-DLB1, it connects with the address line electrically through the electrode putt section 11 linked to the address line, and each light emitting diode is similarly connected to the data line electrically through the electrode putt section 12 linked to the data line. The electrode pad section 11 is a small strip region which extends perpendicularly, and the electrode pad section 12 is a small strip region which extends horizontally. It connects with the address line and the data line electrically through these electrode pad sections 11 and 12, and each light emitting diode is driven by the point sequential or line sequential method. [0033] Since the component occupancy area of the light emitting diode of a piece

[0033] Since the component occupancy area of the light emitting clode of a piece is two or less [ 10000-micrometer ] or more [ 25-micrometer ] in two, as for the size of each light emitting clode of an abbreviation square, let one of them be the

size of 5 to about 100 microns. such minute size -- with -- \*\*\*\* -- each light emitting diode is mounted in the substrate 1 for wiring as a light emitting diode mounted in the substrate for wiring with a minute package condition or the condition of not packing. For manufacture of each diode, it can manufacture using the manufacture approach of the desirable below-mentioned light emitting diode. On the other hand, in the image display device of this example, the pitch per pixel is perpendicular and V, and it is horizontal, and it is H, for example, is set as the range of 0.1 to 1 millimeter. As an image display device for the object for animations (a television receiver, video equipment, game device), or information (for example, for computers), this A 30 to 150cm thing is suitable in diagonal size, and a 300,000 to about 2 million pixels thing is desirable practically in general at the case where the number of pixels makes RGB 1 pixel in all. Moreover, it is because it is desirable also from human being's vision property to make a pixel pitch into 1 millimeter (animation display for several persons) from 0.1 millimeters (personal highly minute display) as an image display device of a direct viewing type. Therefore, it is desirable that the ratio of the occupancy area for 1 pixel on the image display device concerned to the occupancy area of each light emitting diode is 40000 or less [ 10 or more ] in the case where one of them makes light emitting diode the size of 5 to about 100 microns, and it is more desirable that it is [ or more further 10 ] 10000 or less. [0034] Typically, the size of a 0.3mm mail angle is a chip size before a resin package, and when the light emitting device of the usual image display device gives it a resin package, it will exceed 1 millimeter. When it follows, for example, a pixel pitch is temporarily made into 5mm It will be restored to the numeric value whose ratio of the occupancy area for 1 pixel on the image display device to the

gives it a resin package, it will exceed 1 millimeter. When it follows, for example, a pixel pitch is temporarily made into 5mm It will be restored to the numeric value whose ratio of the occupancy area for 1 pixel on the image display device to the occupancy area of each of said light emitting diode is one to about two. It is 40000 or less [10 or more] preferably as range of the ratio of the occupancy area for 1 pixel on the image display device to the occupancy area of each light emitting diode like this example. It is or more 10 10000 or less range still more preferably, and the typical image display device usual [from the range of this

example I has become that from which the range of the ratio separated. [0035] Although it is in the background of the image display device of this example to use the light emitting diode of such a detailed chip size, even if it is a detailed chip size, it is shown as follows that sufficient brightness is obtained. That is, as an indoor type display, values required as the sufficient brightness are about two 500 cd/m, and if this is converted into an optical output, they will also serve as red and each green and blue color with 5 W/m2 in general. What is necessary is for the range of a count top just to be 0.017 to 1.7 microwatts about the average optical output of one light emitting diode, in order for an image display device to realize this. If dependability is considered here, assuming that it is usually equivalent to light emitting diode As light emitting diode mounted in the substrate for wiring that light emitting diode should just have the size of 100 square micron extent from a 1 square micron even if it adds some margins when the actuation current density is made equivalent It becomes dependability and what the field of brightness is enough as to set the occupancy area of the light emitting diode of a piece or less [ 10000-micrometer ] to two by two or more [ 25micrometer 1.

[0036] each light emitting diode mounted with minute size has the size like \*\*\*\*, is formed on the substrate for component formation like the manufacture approach mentioned later, and is separated for every chip after that — having — the condition of not packing, or a minute package condition — with — \*\*\*\* — it is mounted. The condition of not packing points out the condition of having not performed processing which covers the outside of diode chips, such as resin shaping, here. Moreover, although a minute package condition is in the condition covered by thin thick resin etc., it points out the condition of having fitted in size (for example, thing of 1mm or less extent) smaller than the usual package size. The light emitting diode used for the image display device of this example is mounted on the substrate for wiring in size only with detailed part without a package or part with a minute package so that it may be explained in full detail by the below-mentioned manufacture approach.

[0037] Next, the image display device of the 2nd example is explained, referring to <u>drawing 2</u> and <u>drawing 3</u>. This example is a modification of the image display device of said 1st example, and the current holding circuit electrically connected especially to each light emitting diode is the example mounted in the shape of a chip.

[0038] The structure for 1 pixel (V1xH1) of the image display devices of this example is shown by the layout pattern of <u>drawing 2</u>. Address-line ADD and two power-source lines PW1 and PW2 which extend horizontally on the same substrate 21 for wiring as the thing of the 1st example are formed at the necessary spacing. These address-lines ADD and two power-source lines PW1 and PW2 are formed of the combination of the conductive outstanding metallic material layer and the conductive outstanding semiconductor material layer, and a metallic material layer etc., and let the line breadth be large width of face as compared with the size of the chip of a light emitting diode or a current holding circuit. Moreover, in the same pixel, the signal lines DLR, DLG, and DLB for every light emitting diode are perpendicularly formed at the necessary spacing, and these signal lines DLR, DLG, and DLB are also formed with the same structure as address-line ADD, and a dimension.

[0039] In the image display device of this example, light emitting diodes DR, DG, and DB are arranged in the shape of a matrix, and luminescence according to a necessary picture signal is performed. In the pixel concerned, diode is arranged in order of the red light emitting diode DR, green light emitting diode DG, and the blue light emitting diode DB, and these three light emitting diodes constitute the group of one pixel. each light emitting diodes DR, DG, and DB -- size with a respectively minute abbreviation square -- with -- \*\*\*\* -- it is the same as that of the above-mentioned example to have the mounted chip structure. Each light emitting diodes DR, DG, and DB are mounted in the field between the power-source line PW1 and the power-source line PW2.

[0040] And in the image display device of this example, the current holding circuit PT for [ which is electrically connected to each light emitting diodes DR, DG, and

DB, and flows each light emitting diodes DR, DG, and DB ] carrying out current maintenance is formed for every component. this current holding circuit PT is a circuit which consists of a transistor mentioned later and circuitry which has capacity, and forms especially the current holding circuit PT in the shape of [ according to individual ] a chip -- having -- minute size -- with -- \*\*\*\* -- it is mounted in the substrate 21 for wiring. In this example, each light emitting diodes DR, DG, and DB and said current holding circuit chip in which the current holding circuit PT was formed have the chip size of abbreviation identitas, and component occupancy area of the light emitting diode of a piece is made or less [ 10000-micrometer ] into two by two or more [ 25-micrometer ], and occupancy area of the chip of the current holding circuit PT of a piece is similarly made or less [ 10000-micrometer ] into two two or more [ 25-micrometer ]. By considering as the chip size of such abbreviation identitas, mounting at the same mounting process is attained and a production process can be realized easily. Each [ these ] current holding circuit PT is formed in the field between the powersource line PW1 and address-line ADD.

[0041] Between each light emitting diodes DR, DG, and DB and the current holding circuit PT and between each signal lines DLR, DLG, and DLB, or address-line ADD and the power-source lines PW1 and PW2, the wiring sections 22-26 are formed from the need for wiring. The wiring section 22 is a band-like small region which makes it a longitudinal direction perpendicularly, and connects the power-source line PW2 with light emitting diode. The wiring section 23 is a strip region which makes it a longitudinal direction perpendicularly, and connects between the current holding circuits PT for holding the current which drives light emitting diodes DR, DG, and DB and the light emitting diodes DR, DG, and DB of those, respectively. After the wiring section 24 extends horizontally from light emitting diode, in order to connect with the power-source line PW1, it is the band-like field which extended vertically, and connects between the current holding circuit PT and the power-source lines PW1. The wiring section 25 is a band-like small region which makes it a longitudinal direction perpendicularly,

and connects between the current holding circuit PT and address-line ADD. The wiring section 26 is the band-like small region which extended horizontally, and connects between the current holding circuit PT and signal lines DLR, DLG, and DLB, respectively. each [ these ] wiring sections 22-26 -- each light emitting diodes DR, DG, and DB -- minute size -- with -- \*\*\*\* -- what can lay electric conduction material for junction which is mentioned later when it mounts in the substrate for wiring -- it is -- the chip of the current holding circuit PT -- the same -- minute size -- with -- \*\*\*\* -- electric conduction material for junction which is later mentioned also when it mounts in the substrate for wiring can be laid. [0042] Drawing 3 is the circuit diagram of the shown image display device of this example drawing 2. Among drawing, diode 31 is light emitting diode and emits light in a predetermined color according to a picture signal. In addition, although diodes 31 are three colors of red, green, and blue and three diodes 31 horizontal and located in a line constitute one pixel, in order to simplify explanation, it is shown by the inside of the circuit diagram of drawing 3, without distinguishing a color. The transistors 32 and 33 and capacity 34 which were connected to this diode 31 constitute a current holding circuit. A transistor 32 is connected to diode 31 and a serial between the power-source line PW1 and the power-source line PW2, when a transistor 32 is an ON state, it restricts, and diode 31 emits light. One side of the power-source line PW1 and the power-source line PW2 supplies a touch-down electrical potential difference, and another side supplies supply voltage. One side of the source drain field of the transistor 33 which functions as one terminal and switching transistor of capacity 34 connects with the gate of this transistor 32. The source drain field of another side of this transistor 33 is connected to the signal line DL with which a picture signal is supplied, and the gate of this transistor 33 is connected to address-line ADD which extends horizontally.

[0043] It means that address-line ADD has the structure where level is selectively changed by the shift register circuit 36, for example, only one of two or more address lines shifts to a high level, and the level address was chosen. A signal

line DL is wiring for telling an image (image) signal to each light emitting diode 31, and one signal line DL corresponds to each 311 light emitting diodes. Although the level shift of the address-line ADD is selectively carried out by the shift register circuit 36, a signal line DL is scanned by the shift register transfer gate circuit 35, and a picture signal is supplied to the selected signal line DL through the shift register transfer gate circuit 35.

[0044] The capacity 34 which connects with the gate of a transistor 32 and is connected to one source drain field of a transistor 33 has the function to maintain the potential of the gate of a transistor 32 when a transistor 33 will be in an OFF state. Thus, since gate voltage can be maintained even when a transistor 33 becomes off, it is possible to continue driving light emitting diode 31. [0045] Actuation is explained briefly here. If an electrical potential difference is impressed to level address-line ADD from a shift register circuit 36 and the address is chosen, the switching transistor 33 of the selected line will be in an ON state. Then, if a picture signal is added to the signal line DL which has extended perpendicularly as an electrical potential difference, the electrical potential difference will arrive at the gate of a transistor 32 through a switching transistor 33, but capacity 34 also stores electricity the gate voltage simultaneously, and it operates so that the capacity 34 may maintain the gate voltage of a transistor 32. Even when the potential of the address line concerning selection will change to a low again and a transistor 33 will be in an OFF state after selection actuation of horizontal address-line ADD stopped namely, capacity 34 can continue holding the gate voltage at the time of selection until capacity 34 continues maintaining gate voltage and the next address selection produces it theoretically. While this capacity 34 is maintaining gate voltage, it is also possible for a transistor 32 to perform actuation according to that maintained electrical potential difference, and to continue passing an actuation current to light emitting diode 31. Thus, by keeping long the time amount to which light emitting diode 31 is emitting light, even if it makes low the actuation current of each light emitting diode, the brightness of the whole image can be made high.

[0046] Next, it explains as the 3rd example, referring to drawing 4 thru/or drawing 12 about the manufacture approach of the image display device of this invention. In addition, before being able to use the manufacture approach of this image display device also as the manufacture approach of a light emitting device as it is and mounting to the substrate for wiring, the explanation to a process is also explanation of the manufacture approach of a light emitting device. [0047] As shown in drawing 4, first, the sapphire substrate 51 is prepared, and after forming the low temperature which is not illustrated and a hot buffer layer, the laminating of the 2nd conductivity-type cladding layer 52, a barrier layer 53, and the 1st conductivity-type cladding layer 54 is carried out one by one. The sapphire substrate 51 turns into a substrate for component formation. The 2nd conductivity-type cladding layer 52, a barrier layer 53, and the 1st conductivitytype cladding layer 54 can use a metaphor as a gallium nitride system crystal growth layer here, when manufacturing blue and green light emitting diode. Of growth of such each class, the light emitting diode of double hetero structure with pn junction is formed on the sapphire substrate 51. [0048] Next, as shown in drawing 5, using a photolithography technique, further, using vacuum evaporationo and reactive ion etching, n mold electrode 55 is formed so that it may connect with the 2nd conductivity-type cladding layer 52. and p mold electrode 56 is also formed so that it may connect with the 1st conductivity-type cladding layer 54 further. The separation slot 57 is formed in the place in which each electrodes 55 and 56 were formed for every component so that the perimeter of each component may be separated. Although the pattern of this separation slot 57 becomes grid-like in order to make into the shape of a square light emitting diode generally left behind, it may not be limited to this but other configurations are sufficient as it. The depth of this separation slot 57 is the depth which the principal plane of the sapphire substrate 51 exposes, and the 2nd conductivity-type cladding layer 52 was separated by this separation slot 57. The size of the light emitting diode made into the shape of a square is the magnitude of extent by which the occupancy area is made two or less [ 10000micrometer] or more [25-micrometer] by two, and the size of one side follows and are 5 micrometers thru/or 100 micrometers.

[0049] As shown in drawing 6, the substrate 60 for maintenance is prepared temporarily. The substrate 60 for maintenance is a substrate for holding, when imprinting each light emitting diode temporarily [ this ]. The adhesion material layer 61 is applied to the front face of the substrate 60 for maintenance temporarily [ this ], and the front face 62 of that adhesion material layer 61 is stuck to the light emitting diode side with which the separation slot 57 was already formed by pressure. Then, the front-face side of each light emitting diode will adhere to the front face 62 of the adhesion material layer 61. [0050] Next, as shown in drawing 7, it irradiates so that high power pulse ultraviolet laser, such as excimer laser light, may be penetrated from the rearface side of the sapphire substrate 51 to a front-face side as a energy beam. By the exposure of this high power pulse ultraviolet laser, between the sapphire substrates 51 and the 2nd conductivity-type cladding layers 52 which are a crystal layer near the interface of the 2nd conductivity-type cladding layer 52 grade which are the sapphire substrate 51 and a crystal layer can be easily exfoliated so that a gallium nitride laver may decompose into nitrogen gas and a metal gallium, and the junction force between that 2nd conductivity-type cladding layer 52 and sapphire substrate 51 may become weak, consequently it may be shown drawing 8 2.

[0051] After exfoliating the sapphire substrate 51, each light emitting diode is held in the condition of having been detached by the component temporarily at the adhesion material layer 61 of the substrate 60 for maintenance, and as shown in <a href="mailto:drawing.9">drawing.9</a>, it adsorbs the field of the 2nd conductivity-type cladding layer 52 with the fixture 70 for adsorption. Adsorption required of decompressing the internal pressure of the adsorption hole 71 prepared in the fixture 70 for adsorption concerned in the place where the adsorption section 72 of the fixture 70 for adsorption touched the rear face of the 2nd conductivity-type cladding layer 52 is performed.

[0052] In the place to which the rear face of the 2nd conductivity-type cladding layer 52 of the light emitting diode concerning adsorption fully stuck, the fixture 70 for adsorption is separated from the substrate 60 for maintenance temporarily, and the light emitting diode applied to adsorption as shown in <u>drawing 10</u> is removed from the substrate 60 for maintenance according to an individual temporarily.

[0053] Although even this serves as the manufacture approach of the light emitting device of the small size according to individual, an image display device is succeedingly manufactured by mounting in the substrate for wiring. the minute size by which drawing 11 is drawing showing a condition just before mounting light emitting diode with which the substrate 80 for wiring is adsorbed by the fixture 70 for adsorption, and, as for this light emitting diode, occupancy area of the component of a piece is made two or less [ 10000-micrometer ] or more [ 25micrometer I by two -- with -- \*\*\*\* -- it is constituted. In this phase, the substrate 80 for wiring is already prepared and the wiring electrodes 81, such as a necessary signal line, the address line, a power-source line, and a grounding conductor, are already formed on this substrate 80 for wiring. As long as the substrate 80 for wiring is a substrate general-purpose to semi-conductor manufacture of a glass substrate, the metal substrate covered with synthetic resin or an insulating layer or a silicon substrate, etc., etc. and is a substrate which can be formed in the precision which can ask for the address line or the data line, it may be what kind of substrate. On the wiring electrode 81, the electric conduction material 82 for junction is formed. This electric conduction material 82 for junction should just be an ingredient which achieves electric connection, deforming by being stuck by pressure.

[0054] Next, as shown in <u>drawing 12</u>, bring the fixture 70 for adsorption close to the substrate 80 for wiring, light emitting diode is made to stick to a necessary location by pressure, and the light emitting diode concerned is mounted. Although the electric conduction material 82 for junction deforms by sticking by pressure of the light emitting diode in this condition of not packing, it is certainly

fixed and mounting is completed. The image display device with which the pixel was arranged in the shape of a matrix by repeating the mounting activity of such light emitting diode about all diodes, and performing it is completed. It can mount with the condition with the same said of a current holding circuit of not packing, and the circuitry which has a current holding circuit can also be manufactured easily.

[0055] By using the manufacture approach of the image display device of this example, means, such as laser, are unnecessary to the formation of a minute chip of the light emitting diode and circuit element which are formed on the light emitting diode formed on a gallium nitride substrate, or a silicon substrate, and can form a minute chip in it with the combination of ETCHIGGU for the polish from a substrate rear face, grinding, chemical etching, or separation slot formation.

[0056] In addition, although the above-mentioned example explained the example which adsorbs light emitting diode one [ at a time ], and mounts it, by using the fixture in which two or more adsorption sections were formed, it is also possible to raise the productivity, when forming a component on a silicon substrate or a compound semiconductor substrate, it is not limited to the exposure of a energy beam, but the polish from a substrate rear face, grinding, and chemical etching may be used.

[0057] Since LED (light emitting diode) which is a light emitting device is expensive, the image display device using LED is made as for it to low cost by manufacturing much LED chips from one wafer as mentioned above. That is, the thing of about 300-micrometer angle is made the LED chip of dozens of micrometer angle for an LED chip size as mentioned above, and if it is connected and an image display device is manufactured, the price of an image display device can be lowered.

[0058] then, each component -- a degree of integration -- techniques, such as a thin film replica method which form highly, and it is made to move, making a large field estrange each component by imprint etc., and there is a technique

which constitutes comparatively big displays, such as an image display device, for example, is indicated by U.S. Pat. No. 5438241, and the formation approach of the transistor array panel for a display indicated by JP,11-142878,A, are known. In U.S. Pat. No. 5438241, the imprint approach by which the component densely formed on the substrate is rearranged at \*\* is indicated, and after imprinting a component to an elasticity substrate with adhesives, an elasticity substrate is elongated in the direction of X, and the direction of Y, acting as the monitor of spacing and the location of each component. And each component on the elongated substrate is imprinted on a necessary display panel. Moreover, with the technique indicated by JP,11-142878,A, the whole imprint of the thin film transistor which constitutes the liquid crystal display section on the 1st substrate is carried out on the 2nd substrate, and the technique selectively imprinted from the 2nd substrate to the 3rd substrate corresponding to a pixel pitch next is indicated.

[0059] However, the following problems arise with the above techniques. First, as for the imprint approach which rearranges to \*\* the device densely formed on the above-mentioned substrate, only the chip size (>=20micrometer) has [ the device location ] the essential problem of shifting, by min by which location of the adhesion side of a device chip the fix point at the time of expanding of an elasticity substrate (supporting point) becomes. Therefore, the precision position control for every device chip becomes indispensable. Therefore, formation of the highly minute TFT array panel which needs the alignment precision of about at least 1 micrometer takes great time amount at alignment including the location measurement and control for every TFT device chip. Furthermore, in the imprint to a resin film with a big coefficient of thermal expansion, alignment precision tends to be spoiled by the temperature / stress fluctuation before and behind positioning. There is a very big problem in adopting as mass production technology from the above reason.

[0060] Moreover, with the technique indicated by JP,11-142878,A, a wiring electrode etc. is created after a final imprint. However, after the high integration

for high-speed operation or low-cost-izing asks for making small component sizes, such as a thin film transistor and a light emitting device, and it arranges a component in the location of a necessary pixel pitch by it It is necessary to form wiring in the condition of being arranged in the field which the component chip made detailed was able to extend, and technical problems, such as poor wiring, will newly spout from the problem of the location precision of a component in the case where a wiring layer etc. is formed.

[0061] Then, in case the component by which micro processing was carried out is imprinted to a larger field, the array approach of a component that the problem of poor wiring can also solve after an imprint, without spoiling alignment precision, and the manufacture approach of an image display device are needed. Then, the array approach of this component and the manufacture approach of an image display device are explained hereafter.

[0062] The array approach of the component of a [two-step amplification replica method] book operation gestalt, and the manufacture approach of an image display device Two steps of amplification imprints which imprint to the member for maintenance temporarily so that it may be in the condition of having estranged the component created on the first substrate with the high degree of integration rather than the condition that the component was arranged on the first substrate, estrange further said component subsequently to the member for maintenance held temporarily, and imprint it on the second substrate are performed. In addition, although the imprint is made into two steps with this operation gestalt, an imprint can also be made into three steps or the multistage story beyond it according to whenever [ amplification / which estranges and arranges a component ].

[0063] <u>Drawing 13</u> and <u>drawing 14</u> are drawings showing the fundamental process of a two-step amplification replica method, respectively. First, a component 92 like a light emitting device or a liquid crystal controlling element is densely formed on the first substrate 90 shown in (a) of <u>drawing 13</u>. When a liquid crystal controlling element forms a liquid crystal panel as a final product,

they are components, such as a thin film transistor which controls the orientation condition of liquid crystal. By forming a component densely, the number of the components generated by per each substrate can be made [ many ], and product cost can be lowered. Although for example, a semi-conductor wafer, a glass substrate, a quartz-glass substrate, a sapphire substrate, a plastic plate, etc. are substrates in which component formation is possible variously, the first substrate 90 may form each component 92 directly on the first substrate 90, and may arrange what was formed on other substrates.

[0064] Next, as shown in (b) of drawing 13, each component 92 is imprinted from the first substrate 90 by the member 91 for maintenance temporarily which is shown by the drawing destructive line, and each component 92 is held on the member 91 for maintenance temporarily [ this ]. The component 92 which adjoins here is estranged and is allotted in the shape of a matrix like a graphic display. That is, a component 92 is imprinted so that between components may be extended also in the x directions, respectively, but it imprints so that between components may be extended also in the direction vertical to x directions of y, respectively. Especially the distance estranged at this time is not limited, but can be made into the distance which took into consideration resin section formation at a consecutive process, and formation of an electrode pad as an example. When it imprints from the first substrate 90 on the member 91 for maintenance temporarily, all the components on the first substrate 90 can be estranged and imprinted. In this case, the size of the member 91 for maintenance should just be more than the size that multiplied by the distance estranged in the number of the components 92 allotted in the shape of a matrix (x directions and the direction of y respectively) temporarily. Moreover, some components on the first substrate 90 are able to estrange and imprint on the member 91 for maintenance temporarily. [0065] The imprint of the component 92 to the member 91 for maintenance irradiates heat and light locally, after applying the resin which can carry out using the mechanical means using the necessary fixture for adsorption, a necessary actuator, etc., or produces reactions, such as softening, hardening, bridge

formation, and degradation, by heat or light so that it may mention later, it produces exfoliation, adhesion, etc., and may be made to imprint selectively temporarily. Furthermore, you may make it imprint in the combination of heat, light, and a mechanical means. Although it is common to confront the fields of the member 91 for maintenance and the first substrate 90 temporarily, and to imprint, a component 92 is scatteringly separated from the first substrate 90 for every chip, and you may make it once arrange each component 92 in the member 91 for maintenance anew temporarily.

[0066] As shown in (c) of drawing 13 after such a first imprint process, since the component 92 which exists on the member 91 for maintenance temporarily is estranged, coat of the resin of the circumference of a component and formation of an electrode pad are performed every component 92. An electrode pad is made easy to form and the coat of the resin of the circumference of a component is formed for making easy the handling by the following second imprint process etc. Since formation of an electrode pad is performed after the second imprint process which final wiring follows so that it may mention later, it is formed in comparatively oversized size so that poor wiring may not arise in that case. In addition, the electrode pad is not illustrated to (c) of drawing 13. The resin formation chip 94 is formed because resin 93 covers the surroundings of each component 92. On a flat surface, although a component 92 is located in the center of abbreviation of the resin formation chip 94, it may exist in the location which inclined toward the one side and angle side.

[0067] Next, as shown in (d) of <u>drawing 13</u>, the second imprint process is performed. At this second imprint process, it imprints on the second substrate 95 so that the component 92 allotted in the shape of a matrix on the member 91 for maintenance temporarily may estrange further the whole resin formation chip 94. After applying the resin which can perform this imprint as well as the first imprint process using the mechanical means using the necessary fixture for adsorption, a necessary actuator, etc., or produces reactions, such as softening, hardening, bridge formation, and degradation, by heat or light, heat and light are irradiated

locally, exfoliation, adhesion, etc. are produced, and it may be made to imprint selectively. Furthermore, you may make it imprint in the combination of heat, light, and a mechanical means.

[0068] Also in the second imprint process, the adjoining component 92 is estranged the whole resin formation chip 94, and is allotted in the shape of a matrix like a graphic display. That is, a component 92 is imprinted so that between components may be extended also in the x directions, respectively, but it imprints so that between components may be extended also in the direction vertical to x directions of v. respectively. Supposing the location of the component arranged by the second imprint process is a location corresponding to the pixel of final products, such as an image display device, the abbreviation integral multiple of the pitch between the original components 92 will serve as a pitch of the component 92 arranged by the second imprint process. When the dilation ratio of the estranged pitch in the member 91 for maintenance is set to n from the first substrate 90 here temporarily and the dilation ratio of the estranged pitch in the second substrate 95 is set to m from the member 91 for maintenance temporarily, the value E of an abbreviation integral multiple is expressed with E=nxm, dilation ratios n and m -- respectively -- an integer -- you may be -- an integer -- not but -- \*\* -- E becomes an integer -- combining (it being m= 5 at n= 2.4) -- it is -- \*\*\*\*ing .

[0069] Wiring is given to each component 92 estranged the whole resin formation chip 94 on the second substrate 95. Wiring while obstructing a faulty connection as much as possible using the electrode pad formed previously at this time is made. As for this wiring, in the case of light emitting devices, such as light emitting diode, in the case of a liquid crystal controlling element, a component 92 includes a selection-signal line, an electrical-potential-difference line, wiring of an orientation electrode layer etc., etc. including wiring to p electrode and n

[0070] Next, <u>drawing 14</u> is the modification of the two-step amplification replica method of drawing 13, and is an operation gestalt from which the imprint

approach to member 91a for maintenance differs from on first substrate 90a temporarily. As shown in (a) of <u>drawing 14</u>, a component 92 like a light emitting device or a liquid crystal controlling element is densely formed on first substrate 90a. Two or more components 92 are arranged in the shape of a matrix on first substrate 90a, and, as for the first substrate 90a itself, may arrange things which could form each component 12 directly on the first substrate 90, and were formed on other substrates although it was the substrate in which component formation is possible variously, such as a semi-conductor wafer, a glass substrate, a quartz-glass substrate, a sapphire substrate, and a plastic plate, like the first substrate 90 of drawing 13.

[0071] Thus, it imprints in the place which formed two or more components 92 in the shape of a matrix on first substrate 90a, estranging a component 92 to member 91a for maintenance temporarily. In this case, it is held so that member 91a for maintenance may confront each other first substrate 90a and temporarily, and it imprints so that two or more components 92 arranged in the shape of [ on first substrate 90a ] a matrix may be operated on a curtailed schedule. That is, when imprinting a certain component 92 on first substrate 90a, the component 92 of the location which estranged only necessary distance is imprinted while member 91a for maintenance confronts each other first substrate 90a and temporarily [ concerned ], without imprinting the component 92 of the adjoining perimeter. Although the component 92 of the adjoining perimeter is left behind to first substrate 90a by this infanticide imprint, it is imprinting to the member for maintenance temporarily [ separate ], and it is utilized effectively, without making useless the component 92 formed densely.

[0072] The imprint of the component 92 to member 91a for maintenance irradiates heat and light locally, after applying the resin which can carry out using the mechanical means using the necessary fixture for adsorption, a necessary actuator, etc., or produces reactions, such as softening, hardening, bridge formation, and degradation, by heat or light so that it may mention later, it produces exfoliation, adhesion, etc., and may be made to imprint selectively

temporarily. Furthermore, you may make it imprint in the combination of heat, light, and a mechanical means.

[0073] Since it is estranged, as are shown in (c) of drawing 14 after such a first imprint process, and coat of the resin 93 of the circumference of a component and formation of an electrode pad are performed every component 92 and the component 92 which exists on member 91a for maintenance temporarily shows continuously (d) of drawing 14, the second imprint process is performed. At this second imprint process, it imprints on the second substrate 95 so that the component 92 allotted in the shape of a matrix on member 91a for maintenance temporarily may estrange further the whole resin formation chip 94. The coat of the resin 93 of the circumference of these components, formation of an electrode pad, and the second imprint process are the same as the process explained using drawing 13, and are said of the point that wiring necessary after a two-step amplification imprint is formed. [ of the same ]

[0074] In the two-step amplification replica method shown in these drawing 13 and drawing 14, although an electrode pad, resin hammer hardening, etc. can be performed using the tooth space estranged after the first imprint and wiring is given after the second imprint, wiring while obstructing a faulty connection as much as possible using the electrode pad formed previously is made. Therefore, the yield of an image display device can be raised. Moreover, in the two-step amplification replica method of this operation gestalt, the processes which estrange the distance between components are two processes, it is performing the amplification imprint of two or more processes which estrange the distance between such components, and the count of an imprint will become fewer in practice. Namely, for example, the dilation ratio of the estranged pitch in the members 91 and 91a for maintenance is set to 2 (n= 2) from the first substrate 90 and 90a here temporarily. In the time of imprinting in the range temporarily expanded by the imprint once, when the dilation ratio of the estranged pitch in the second substrate 95 was set to 2 (m= 2) from the members 91 and 91a for maintenance temporarily Although the need that the last dilation ratio performs

16 imprints of the square, i.e., the alignment of the first substrate, 16 times by 2x4 times 2 arises The count of alignment can be managed only with a total of 8 times added simply [ square of the dilation ratio 2 in 4 times and the second imprint process of square of the dilation ratio 2 in the first imprint process 1 4 times with the two-step amplification replica method of this operation gestalt. That is, only 2nm time can surely reduce the count of an imprint from it being 2(n+m) =n2+2 nm+m2, when meaning the same imprint scale factor. Therefore. a production process also serves as economization of time amount or expense by the count, especially it becomes useful when a dilation ratio is large. [0075] In addition, in the two-step amplification replica method shown in drawing 13 and drawing 14, although the component 92 is used as the light emitting device or the liquid crystal controlling element, you may be the component which was not limited to this but was chosen from the other components, for example, optoelectric transducer, piezoelectric-device, thin film transistor component, thinfilm diode component, resistance element, switching element, minute magnetic cell, and microoptics component or its part, such combination, etc. [0076] [Example of everything but infanticide imprint] drawing 15 is drawing which was indicated to be (a) of drawing 14 by (b) and in which thinning out and showing other examples of an imprint. Although an infanticide imprint is performed by confronting the substrate of an imprinting agency, and the substrate (member) of an imprint place, and imprinting a component selectively. it is making the substrate (member) of an imprint place into big size, and it is possible to move all of the components on the substrate of an imprinting agency to the substrate (member) of an imprint place.

[0077] <u>Drawing 15</u> shows the example in the case of the dilation ratio 3 in the first imprint process, and when first substrate 90c is made into a unit, member 91c for maintenance has square 9 times the area of three temporarily. For this reason, in order to imprint all of the components 92 on first substrate 90c which is the substrate of an imprinting agency, nine imprints are performed in all. The component 92 allotted in the shape of a matrix on first substrate 90c is divided

every matrix unit of 3x3, the sequential imprint of the one component 92 of them is carried out temporarily at member 91c for maintenance, and the whole component 92 is imprinted eventually.

[0078] (a) of drawing 15 shows typically the place where the 1st component 92 is imprinted by member 91c for maintenance temporarily by every matrix unit in [ 3x3 ] the component 92 on first substrate 90c, and (b) of drawing 15 shows typically the place where the 2nd component 92 is imprinted in every matrix unit of 3x3 by member 91c for maintenance temporarily. In the 2nd imprint, it has shifted to the perpendicular direction in drawing, and by repeating the same infanticide imprint, the alignment location to member 91c for momentary maintenance of first substrate 90c can make a component 92 able to estrange, and can arrange it. Moreover, (c) of drawing 15 shows typically the place where the 8th component 92 is imprinted by member 91c for maintenance temporarily by every matrix unit of 3x3, and (d) of drawing 15 shows typically the place where the 9th component 92 is imprinted in every matrix unit of 3x3 by member 91c for maintenance temporarily. When the 9th component 92 is imprinted in every matrix unit of this of 3x3, a component 92 will be lost to first substrate 90c, and it will be held temporarily at member 91for maintenance c in the format that two or more components 92 were estranged by the shape of a matrix. Henceforth, a two-step amplification imprint is performed according to the process of (c) of drawing 13 and drawing 14, and (d).

[0079] With reference to a [resin formation chip] next <u>drawing 16</u>, and <u>drawing 17</u>, it is formed on the member for maintenance temporarily, and the resin formation chip imprinted by the second substrate is explained. The resin formation chip 100 is a briquette by resin 102 about the surroundings of the component 101 estranged and arranged, and when imprinting a component 101 from the member for maintenance to the second substrate temporarily, it can use such a resin formation chip 100.

[0080] Although a component 101 is the example of a light emitting device which is mentioned later, you may be not only a light emitting device but [ especially ]

other components. As for the resin formation chip 100, the main field is made into the shape of an abbreviation square on an abbreviation plate. The configuration of this resin formation chip 100 is a configuration which hardened resin 102 and was formed, and after specifically applying non-hardened resin to the whole surface so that each component 101 may be included, and hardening this, it is the configuration acquired by cutting a marginal part by dicing etc. The electrode pads 103 and 104 are formed in a front-face [ of abbreviation plate-like resin 22 ], and rear-face side, respectively. Formation of these electrode pads 103 and 104 forms conductive layers, such as a metal layer used as the ingredient of the electrode pads 103 and 104, and a polycrystalline silicon layer, in the whole surface, and it is formed by carrying out pattern NINGU with a photolithography technique at a necessary electrode configuration. These electrode pads 103 and 104 are formed so that it may connect with p electrode and n electrode of a component 101 which are a light emitting device, respectively, and a beer hall etc. is formed in resin 102 when required.

[0081] Although the electrode pads 103 and 104 are formed in the front-face [ of the resin formation chip 100 ], and rear-face side here, respectively, it is also possible to form both electrode pads in one field, for example, in the case of a thin film transistor, since there are the source, the gate, and three electrodes of a drain, an electrode pad may be formed three or more than it. The location of the electrode pads 103 and 104 has shifted on a plate for making contact not lap at all from an upside at the time of final wiring formation. The configuration of the electrode pads 103 and 104 is not limited to a square, either, but is good also as other configurations.

[0082] Handling becomes easy, in being able to extend the electrode pads 103 and 104 to a large field compared with a component 101 and advancing an imprint at the following second imprint process with an adsorption fixture, while the surroundings of a component 101 are covered with resin 102 and can form the electrode pads 103 and 104 with a sufficient precision by flattening with constituting such a resin formation chip 100. Since it is carried out after the

second imprint process which final wiring follows so that it may mention later, poor wiring is beforehand prevented by performing wiring using the electrode pads 103 and 104 of comparatively oversized size.

[0083] The structure of the light emitting device as an example of the component used for [light emitting device] drawing 18 with this operation gestalt is shown. (a) of drawing 18 is a component sectional view, and (b) of drawing 18 is a top view. This light emitting device is the light emitting diode of a GaN system, for example. is a component by which crystal growth is carried out on a sapphire substrate. In the light emitting diode of such a GaN system, laser ablation arises by the laser radiation which penetrates a substrate, film peeling arises in the interface between a sapphire substrate and the growth phase of a GaN system in connection with the phenomenon which the nitrogen of GaN evaporates, and it has the description as for which isolation is made to an easy thing. [0084] First, about the structure, the GaN layer 112 of the hexagon-head drill configuration by which selective growth was carried out is formed on the substrate growth phase 111 which consists of a GaN system semi-conductor layer, in addition, the part to which the insulator layer which is not illustrated existed on the substrate growth phase 111, and the GaN layer 112 of a hexagonhead drill configuration carried out opening of the insulator layer -- MOCVD -- it is formed of law etc. This GaN layer 112 is a growth phase of the pyramid mold covered by the Sth page (the 1 to 101st page), when the principal plane of the sapphire substrate used at the time of growth is made into C side, and it is the field which made silicon dope. The part of the Sth page toward which this GaN layer 112 inclined functions as a clad of terrorism structure to double. The InGaN layer 113 which is a barrier layer is formed so that the Sth page toward which the GaN layer 112 inclined may be covered, and the GaN layer 114 of a magnesium dope is formed in the outside. The GaN layer 114 of this magnesium dope also functions as a clad.

[0085] The p electrode 115 and the n electrode 116 are formed in such light emitting diode. The p electrode 115 vapor-deposits metallic materials, such as

nickel/Pt/Au formed on the MAGUNESHUMUDOPU GaN layer 114, or nickel(Pd) / Pt/Au, and is formed. In the part which carried out opening of the insulator laver which the above-mentioned does not illustrate, the n electrode 116 vapordeposits metallic materials, such as Ti/aluminum/Pt/Au, and is formed. In addition, as shown in drawing 20, when performing n electrode ejection from the rear-face side of the substrate growth phase 111, formation of the n electrode 116 becomes unnecessary at the front-face side of the substrate growth phase 111. [0086] the component for which the light emitting diode of such a GaN system of structure can also blue emit light -- it is -- especially -- laser ablation -- it can exfoliate from a sapphire substrate comparatively easily, and alternative exfoliation is realized by irradiating a laser beam selectively. In addition, as light emitting diode of a GaN system, you may be the structure where a barrier layer is formed in a plate top or band-like, and may be the thing of the pyramid structure where C side was formed in the upper bed section. Moreover, you may be other nitride system light emitting devices, compound semiconductor elements, etc. [0087] The array approach of a light emitting device is explained referring to the [array approach of a light emitting device], next from drawing 19 to drawing 21. The light emitting device uses the light emitting diode of a GaN system shown in drawing 18.

[0088] First, as shown in drawing 19, on the principal plane of the first substrate 121, two or more light emitting diodes 122 are formed in the shape of a matrix. Magnitude of light emitting diode 122 can be set to about 20 micrometers. An ingredient with the high permeability of the wavelength of the laser which irradiates the optical diode 122 like a sapphire substrate as a component of the first substrate 121 is used. Although p electrode is formed in light emitting diode 122, final wiring is not yet made, but 122g of slots of separation between components is formed, and each light emitting diode 122 is in the condition of being separable. Formation of 122g of this slot is performed by reactive ion etching. Such first substrate 121 is confronted with the member 123 for maintenance temporarily, as shown in drawing 19, and an alternative imprint is

performed.

[0089] Stratum disjunctum 124 and the adhesives layer 125 turn into two-layer, and are formed in the field which stands face to face against the first substrate 121 of the member 123 for maintenance temporarily. As an example of the member 121 for maintenance, a glass substrate, a quartz-glass substrate, a plastic plate, etc. can be used, and a fluorine coat, silicone resin, water-soluble adhesives (for example, PVA), polyimide, etc. can be used as an example of the stratum disjunctum 124 on the member 121 for maintenance here temporarily. Moreover, the layer which consists of (ultraviolet-rays UV) hardening mold adhesives, thermosetting adhesive, or thermoplastic adhesive as an adhesives layer 125 of the member 123 for maintenance temporarily can be used. As an example, UV hardening mold adhesives as an adhesives layer 125 are applied by about 20-micrometer thickness after forming 4 micrometers of polyimide film as stratum disjunctum 124 temporarily, using a quartz-glass substrate as a member 123 for maintenance.

[0090] The adhesives layer 125 of the member 123 for maintenance is adjusted so that 125s of fields and non-hardened field 125y which were hardened may be intermingled, and alignment is carried out temporarily so that the light emitting diode 122 applied to a selection imprint at non-hardened field 125y may be located. What is necessary is for adjustment in which 125s of fields and non-hardened field 125y which were hardened are intermingled to carry out UV exposure for example, of the UV hardening mold adhesives in 200-micrometer pitch selectively with an exposure machine, and just to change the place which imprints light emitting diode 122 into the condition of making it having hardened, by un-hardening except it. After such alignment, the light emitting diode 122 of the location is irradiated from the rear face of the first substrate 121 by laser, and light emitting diode 122 is exfoliated from the first substrate 121 using laser ablation. From decomposing into metaled Ga and nitrogen by the interface with sapphire, the light emitting diode 122 of a GaN system can exfoliate comparatively easily. As laser to irradiate, an excimer laser, a higher-harmonic

YAG laser, etc. are used.

[0091] It dissociates by the interface of a GaN layer and the first substrate 121, and as selective irradiation \*\*\*\* or \*\*\*\*\*\*\*\*\*\*\*\*\*\* 122 thrusts p electrode section of light emitting diode 122 into non-hardened field 125y of the adhesives layer 125 of an opposite hand, it is imprinted by exfoliation using this laser ablation. Since it is 125s of fields which the part of the corresponding adhesives layer 125 hardened and laser is not irradiated about the light emitting diode 122 of the field where other laser is not irradiated, either It does not imprint temporarily at the member 123 side for maintenance. In addition, although laser radiation only of the one light emitting diode 122 is selectively carried out in drawing 19, in the field estranged by n pitch, laser radiation of the light emitting diode 122 shall be carried out similarly. It estranges rather than the time of being arranged on the light emitting diode 122 first substrate 121 depending on such an alternative imprint, and is arranged on the member 123 for maintenance temporarily. [0092] Next, the adhesives layer 125 of non-hardened field 125y is stiffened, and light emitting diode 122 is made to fix in the place which performed the imprint to the member 123 for maintenance from the first substrate 121 of the alternative light emitting diode 122 temporarily, as shown in drawing 20 . This hardening is possible by adding energy, such as heat and light. Light emitting diode 122 is in the condition held temporarily at the adhesives layer 125 of the member 123 for maintenance, and since it is removed and washed so that the rear face of light emitting diode 122 may be on n electrode side (cathode electrode side) and there may be no resin (adhesives) in the rear face of light emitting diode 122, the electrode pad 126 is connected to the rear face and the electric target of light emitting diode 122 in the case where the electrode pad 126 is formed. [0093] As an example of washing of the adhesives layer 125, etching and UV ozone exposure wash the resin for adhesives with the oxygen plasma. And since Ga deposits in the surface of separation when GaN system light emitting diode is exfoliated by laser from the first substrate 121 which consists of a sapphire substrate, it will be required to etch the Ga and it will carry out by the NaOH

water solution or the aqua fortis. Then, patterning of the electrode pad 126 is carried out. The electrode pad by the side of the cathode at this time can be used as about 60-micrometer angle. As an electrode pad 126, ingredients, such as transparent electrodes (ITO and ZnO systems etc.) or Ti/aluminum/Pt/Au, are used. Since in the case of a transparent electrode luminescence is not interrupted even if it covers the rear face of light emitting diode greatly, patterning precision is coarse, big electrode formation can be performed, and a patterning process becomes easy.

[0094] After drawing 21 imprints light emitting diode 122 from the member 123 for maintenance to the second member 127 for momentary maintenance temporarily and forms the beer hall 130 by the side of an anode electrode (p electrode), it forms the anode lateral electrode pad 129, and shows the condition of having carried out the dicing of the adhesives layer 125 which consists of resin. As a result of this dicing, the isolation slot 131 was formed and light emitting diode 122 was classified for every component. The isolation slot 131 consists of two or more parallel lines extended in all directions as a flat-surface pattern in order to separate each matrix-like light emitting diode 122. At the pars basilaris ossis occipitalis of the isolation slot 131, the front face of the second member 127 for momentary maintenance faces. Stratum disjunctum 128 is formed on the second member 127 for momentary maintenance. This stratum disjunctum 128 can be created using for example, a fluorine coat, silicone resin, water-soluble adhesives (for example, PVA), polyimide, etc. The second member 127 for momentary maintenance is the so-called dicing sheet with which UV adhesion material is applied to the plastic plate as an example, and if UV is irradiated, it can use that to which adhesion falls. Excimer laser is irradiated from the rear face of an attachment component 127 temporarily. Thereby, in the case where polyimide is formed as stratum disjunctum 124, exfoliation occurs by the ablation of polyimide in the interface of polyimide and a quartz substrate, and each light emitting diode 122 is imprinted at the momentary second attachment component 127 side. [0095] As an example of this process, it etches until the front face of a light

emitting diode 122 exposes the front face of the second member 127 for momentary maintenance with the oxygen plasma. Formation of a beer hall 130 can use excimer laser, a higher-harmonic YAG laser, and carbon dioxide gas laser first. At this time, a beer hall will open an about 3-7-micrometer diameter. An anode lateral electrode pad is formed by nickel/Pt/Au etc. Occasionally a dicing process performs processing by the laser using the above-mentioned laser the dicing using the usual blade and whose slitting with narrow width of face of 20 micrometers or less are need. It depends for the slitting width of face on the magnitude of the light emitting diode 122 covered in the adhesives layer 125 which consists of resin in the pixel of an image display device. As an example, recessing of 40 micrometers of \*\*\*\* is performed in excimer laser, and the configuration of a chip is formed.

[0096] Next, light emitting diode 122 exfoliates from the second member 127 for momentary maintenance using a mechanical means. Drawing 22 is drawing having shown the place which takes up the light emitting diode 122 arranged on the second member 127 for momentary maintenance with an adsorber 133. Opening of the adsorption hole 135 at this time is carried out to the pixel pitch of an image display device at the shape of a matrix, and they can adsorb light emitting diode 122 now by package. [ many ] Opening of the diameter of opening at this time is carried out to the shape of a matrix of 600-micrometer pitch by abbreviation phi100micrometer, and it can adsorb about 300 pieces by package. That to which the member of the adsorption hole 135 at this time carried out hole processing of the metal plates 132, such as a thing produced by nickel electrocasting or SUS, by etching is used, the adsorption chamber 134 is formed in the inner part of the adsorption hole 135 of a metal plate 132, and adsorption of light emitting diode 122 is attained by controlling this adsorption chamber 134 to negative pressure. It is covered in the adhesives layer 125 which consists of resin in this phase, and abbreviation flattening of that top face is carried out, for this reason light emitting diode 122 can advance alternative adsorption by the adsorber 133 easily.

[0097] Drawing 23 is drawing having shown the place which imprints light emitting diode 122 to the second substrate 140. In case the second substrate 140 is equipped, the adhesives layer 136 is beforehand applied to the second substrate 140, the adhesives laver 136 of the light emitting diode 122 underside can be stiffened, and the second substrate 140 can be made to fix and arrange light emitting diode 122. At the time of this wearing, the adsorption chamber 134 of an adsorber 133 will be in the condition that a pressure is high, and the integrated state by adsorption with an adsorber 133 and light emitting diode 122 will be released. UV hardening mold adhesives, thermosetting adhesive, thermoplastic adhesive, etc. can constitute the adhesives layer 136. The location where light emitting diode 122 is arranged becomes the member 123 for maintenance, and the thing estranged rather than the array on 127 temporarily. The energy which stiffens the resin of the adhesives layer 136 then is supplied from the rear face of the second substrate 140. In the case of UV hardening mold adhesives, it stiffens with UV irradiation equipment, and, in the case of thermosetting adhesive, only the underside of light emitting diode 122 is stiffened by laser, and similarly, in laser radiation, a thermoplastic adhesive case carries out melting of the adhesives, and pastes up.

[0098] Moreover, the electrode layer 137 which functions also as a shadow mask is arranged on the second substrate 140, and the black chromium layer 138 is formed in the field of the side in which those who look at especially, the front face, i.e., image display device concerned, by the side of the screen of the electrode layer 137, are. While being able to raise the contrast of an image by doing in this way, the energy absorption coefficient in the black chromium layer 138 is made high, and the adhesives layer 136 can harden early by the beam 153 irradiated selectively. In the case of UV hardening mold adhesives, about 1000 mJ/cm2 is irradiated as UV irradiation at the time of this imprint.

[0099] <u>Drawing 24</u> is drawing showing the condition of having made the second substrate 140 arranging the light emitting diodes 122, 141, and 142 of three colors of RGB, and having applied the insulating layer 139. The adsorber 133

used by <u>drawing 22</u> and <u>drawing 23</u> is used as it is, and if it mounts only by shifting the location mounted on the second substrate 140 in the location of the color, the pitch as a pixel can form the pixel which consists of three color while it has been fixed. As an insulating layer 139, a transparence epoxy adhesive, UV hardening mold adhesives, polyimide, etc. can be used. The light emitting diodes 122, 141, and 142 of three colors do not necessarily need to be the same configurations. Although red light emitting diode 141 is made into the structure where it does not have the GaN layer of a hexagon-head drill and other light emitting diodes 122 and 142 differ from the configuration of those in <u>drawing 24</u>, in this phase, each light emitting diodes 122, 141, and 142 are covered in the adhesives layer 125 which already consists of resin as a resin formation chip, and the same handling is realized in spite of the difference in component structure.

[0100] Drawing 25 is drawing showing a wiring formation process. It is drawing which formed openings 145, 146, 147, 148, 149, and 150 in the insulating layer 139, and formed the wiring 143, 144, and 151 which connects the electrode layer 137 for wiring of the second substrate 140 with the anode of light emitting diodes 122, 141, and 142, and the electrode pad of a cathode. Since area of the electrode pads 126 and 129 of light emitting diodes 122, 141, and 142 is enlarged, opening, i.e., the beer hall, formed at this time, a beer hall configuration is large and can be formed in a coarse precision compared with the beer hall which also forms the location precision of a beer hall in each light emitting diode directly. The beer hall at this time can form an abbreviation phi20micrometer thing to the electrode pads 126 and 129 of about 60-micrometer angle. Moreover, although it connects with the thing linked to a wiring substrate, the thing linked to an anode electrode, and a cathode electrode, since the depth of a beer hall has three kinds of depth, it is controlled by the pulse number of laser, and it carries out opening of the optimal depth. Then, a protective layer is formed on wiring and the panel of an image display device is completed. The protective layer at this time can use the same ingredients, such as the insulating layer 139 of drawing

25 , and a transparence epoxy adhesive. Heat hardening is carried out and this protective layer is completely a wrap about wiring. Then, a driver IC will be connected from wiring of a panel edge, and an actuation panel will be manufactured.

[0101] In the array approach of the above light emitting devices, when light emitting diode 122 is made to hold to the member 123 for maintenance temporarily, distance between components is enlarged and already becomes possible [ forming the electrode pads 126 and 129 of size etc. comparatively using the spreading spacing ]. Since wiring using the electrode pads 126 and 129 with these big comparison-size is performed, even if it is the case that the size of final equipment is remarkable and big, as compared with component size, wiring can be formed easily. Moreover, by the array approach of the light emitting device of this operation gestalt, while being covered with the adhesives layer 125 which the perimeter of a light emitting device hardened and being able to form the electrode pad 126,129 with a sufficient precision by flattening, in being able to extend the electrode pad 126,129 to a large field compared with a component and advancing an imprint at the following second imprint process with an adsorption fixture, handling becomes easy. Moreover, in the imprint to the member 123 for momentary maintenance of light emitting diode 122, a GaN system ingredient can exfoliate comparatively easily using decomposing into metaled Ga and nitrogen by the interface with sapphire.

[0102] The array approach of a liquid crystal controlling element is explained referring to the [array approach of a liquid crystal controlling element], next from drawing 26 to drawing 31. When a liquid crystal controlling element specifically forms a liquid crystal panel as a final product in this operation gestalt, it is a thin film transistor which controls the orientation condition of liquid crystal.

[0103] As first shown in <u>drawing 26</u>, the amorphous silicon film 162 is formed on the first substrate 161, such as a quartz-glass substrate. This amorphous silicon film 162 is exfoliation film which falls victim at a next process. On this amorphous silicon film 162, silicon oxide 163 is formed as a substrate insulator layer, and a

thin film transistor 164 is densely formed in the shape of a matrix on it. A thin film transistor 164 forms gate oxide and a gate electrode on the polish recon film, and forms a source drain field in the polish recon film. These thin film transistors 164 are formed in extent to which it is detached by the component, for example, the slot for isolation exposes some amorphous silicon film 162 by approaches, such as reactive ion etching.

[0104] Next, as shown in drawing 27, such first substrate 161 is confronted with the member 165 for maintenance temporarily, and an alternative imprint is performed. Stratum disjunctum 166 and the adhesives layer 167 turn into twolayer, and are formed in the field which stands face to face against the first substrate 161 of the member 165 for maintenance temporarily. As an example of the member 165 for maintenance, a glass substrate, a quartz-glass substrate, a plastic plate, etc. can be used, and a fluorine coat, silicone resin, water-soluble adhesives (for example, PVA), polyimide, etc. can be used as an example of the stratum disjunctum 166 on the member 165 for maintenance here temporarily. Moreover, the layer which consists of (ultraviolet-rays UV) hardening mold adhesives, thermosetting adhesive, or thermoplastic adhesive as an adhesives layer 167 of the member 165 for maintenance temporarily can be used. [0105] The adhesives layer 167 of the member 165 for maintenance is adjusted so that 167s of fields and non-hardened field 167y which were hardened may be intermingled, and alignment is carried out temporarily so that the thin film transistor 164 which starts a selection imprint at non-hardened field 167y may be located. What is necessary is for 167s of hardened fields and adjustment in which non-hardened field 167y is intermingled to expose for example, UV hardening mold adhesives selectively with an exposure machine, and just to change the place which imprints a thin film transistor 164 into the condition of making it having hardened, by un-hardening except it. After such alignment, the thin film transistor 164 of the location is irradiated from the rear face of the first substrate 161 by laser, and a thin film transistor 164 is exfoliated from the first substrate 161 using laser ablation. As laser to irradiate, an excimer laser, a

higher-harmonic YAG laser, etc. are used.

[0106] The thin film transistor 164 concerning selective irradiation is imprinted by exfoliation using this laser ablation at non-hardened field 167y of the adhesives layer 167 of an opposite hand. About the thin film transistor 164 of the field where other laser is not irradiated, since it is 167s of fields which the part of the corresponding adhesives layer 167 hardened and laser is not irradiated, either, it does not imprint temporarily at the member 165 side for maintenance. In addition, although laser radiation only of the one thin film transistor 164 is selectively carried out in <u>drawing 27</u>, in the field estranged by n pitch, similarly, laser radiation of the thin film transistor 164 shall be carried out, and it shall be imprinted. By such alternative imprint, a thin film transistor 164 is estranged rather than the time of being arranged on the first substrate 161, and is arranged on the member 165 for maintenance temporarily.

[0107] Next, the adhesives layer 167 of non-hardened field 167y is stiffened, and \*\* is made to fix in the place which performed the imprint to the member 165 for maintenance from the first substrate 161 of the alternative thin film transistor 164 temporarily, as shown in <u>drawing 28</u>. This hardening is possible by adding energy, such as heat and light. A thin film transistor 164 is in the condition held temporarily at the adhesives layer 167 of the member 165 for maintenance, and is held certainly.

[0108] As shown in drawing 29, a thin film transistor 164 is imprinted from the member 165 for maintenance to the 2nd member 168 for momentary maintenance next temporarily. The 2nd member 168 for momentary maintenance does not need to use the 2nd member 168 for momentary maintenance, when it is used in order to carry the thin film half conductor-layer side of a thin film transistor 164 on the second substrate, and especially the front flesh side of a thin film transistor 164 does not pose a problem. When the 2nd member 168 for momentary maintenance imprints from the member 165 for maintenance temporarily, 167g of separation slots is formed so that it can dissociate by each thin film transistor 164. The pars basilaris ossis occipitalis of 167g of separation

slots has resulted to stratum disjunctum 166. Or stratum disjunctum 166 also separates 167g of separation slots.

[0109] It imprints, estranging on the second substrate with the adsorption means which imprints a thin film transistor 164 from the member 165 for maintenance to the 2nd member 168 for momentary maintenance temporarily ( drawing 30 ), then is not illustrated by making it exfoliate in this stratum disjunctum 166 (the second imprint process). This process is the same as the process shown by drawing 22 in the array approach of the above-mentioned light emitting device. [0110] Finally, as shown in drawing 31, a thin film transistor 164 is estranged and formed on the second substrate 176, such as a glass substrate and a transparence plastic plate, a gate electrode line, a source electrode, and a drain electrode are formed, and it connects with the source of a thin film transistor 164, and a drain. The transparent electrode film 172 and the orientation film 173 are formed on it, the thing in which the transparent electrode film 175 and the orientation film 174 were formed on the opposite substrate 169 and its front face is confronted with an opposite hand, liquid crystal is enclosed, and a liquid crystal panel is created. The thin film transistor 164 on the second substrate 176 functions as a controlling element of liquid crystal. The thin film transistor 164 is fully estranged by two steps of amplification imprints on the second substrate 176. and the imprint estranged by each of the first imprint process and the second imprint process is performed. In the two-step amplification replica method of this operation gestalt, when meaning the same imprint scale factor and the dilation ratio of the first imprint process and the second imprint process is made into n times and m times, compared with the case where it expands so much at once, only 2nm time can surely reduce the count of an imprint from it being 2(n+m) =n2+2 nm+m2. Therefore, a production process also serves as economization of time amount or expense by the count, especially it becomes useful when a dilation ratio is large.

[0111] By the way, when manufacturing the image display device which arranged light emitting devices, such as light emitting diode, in the shape of a matrix, and

constituted the component, some equipments which mount and manufacture each light emitting device on the substrate for wiring are known.

[0112] Drawing 32 is light emitting diode indicated by the description of patent No. 2895566, and the drawing as a mounting gestalt of light emitting diode. This component is the example of the so-called light emitting diode of the flip chip method which has the polar zone of a positive/negative couple in the same side side, and the leadframe 200 is constituted by the lead members 201 and 206 which form the electrode of the positive/negative couple which separated spacing and was arranged in juxtaposition. The flat parts 203 and 208 which lay the luminescence chip 190 in those points 202 and 207 are formed in both the lead members 201 and 206. Moreover, from these flat parts 203 and 208, it inclines outside and the reflective sections 204 and 209 are formed in the side peripheral surface following flat parts 203 and 208 in one. Each electrode section of the luminescence chip 190 which is a GaN blue luminescence chip is joined to the lead member 206 used as the lead member 201 and positive electrode which turn into a negative electrode through the solder bump 205, respectively. [0113] Drawing 33 shows the example of the chip type LED (light emitting diode) explained in JP,9-293904,A. This lays the LED component 213 on the insulating ceramic supporter material 211 in which the conductive layer was formed, carries out wire bonding of the electrode 214 and electrode terminal 212 of the LED component 213 with a wire 215, and has the structure which filled closure resin 216 and was solidified in the mold cavity.

[0114] <u>Drawing 34</u> is the example of the chip type LED similarly indicated by JP,9-293904,A. The electrode terminal 222 of a couple is formed in the supporter material 221 of the ceramics, and flip chip bonding of the electrode 224 of the couple of the front face of the LED component 223 is carried out by the conductive wax material 225. In order to paste up the LED component 223 firmly with ceramic supporter material, closure resin 226 is poured into the clearance between an LED component and a base material.

[0115] However, when arranging such light emitting diode in the shape of a

matrix and manufacturing an image display device, after containing light emitting diode in a package according to an individual, it will be necessary to put in order and mount two or more light emitting diodes in the shape of an array for the assembly to a flat-surface mold image display device etc. Since the dicing of the LED chip is carried out for each chip of every from the condition of a wafer and it is closed by the package, respectively, one LED chip is the magnitude of a submillimeter angle in the state of a bare chip, and has the size of about several mm in the condition of having contained in the package. Consequently, the magnitude of 1 pixel should also become large, resolution should fall, and it should be easily assembled by the highly minute and small image display device. Moreover, when light emitting diode is the nitride semi-conductor of a GaN system, in order to usually form light emitting diode on a sapphire substrate, the package had become thickness thicker than the thickness of a sapphire substrate.

[0116] Then, high definition image display is made possible and the mounting approach of the light emitting device which can moreover manufacture in a short time, and can also reduce the cost on a manufacture process is explained. [0117] Example 1 drawing 35 is the important section sectional view showing an example of an image display device which devised the mounting approach of a light emitting device. The image display device of this example is the color picture display 231 of a full color response, as shown in drawing 35, and it arranges red, green, and the light emitting diode in which each blue luminescence is possible in the shape of a matrix as each light emitting device. [0118] In the image display device 231 of this example, the wiring layers 247 and 248 beforehand formed by having a necessary circuit pattern are formed in the substrate principal plane 241 of the substrate 240 for wiring which consists of a glass substrate or a plastic plate. A wiring layer 248 is wiring for supplying a signal to p electrode, and a wiring layer 247 is wiring for supplying a signal to n electrode here. One side of these wiring layers 247 and 248 can also be communalized.

[0119] On the wiring layer 248, the condition at the time of crystal growth is matched with the crystal growth layer 243 inverted and arranged through the p electrode 244. The crystal growth layer 243 is a layer which grew from the substrate growth phase 245 which inverts through the window part of a mask layer with selective growth, and comes to be located in an upside, as mentioned later. This crystal growth layer 243 is made from the GaN layer of the silicon dope which is the nitride semiconductor material which has the crystal structure of a wurtzite mold, and presents the hexagon-head drill configuration where that sloping side face was covered by the Sth page (the 1 to 101st page). Moreover, since drawing 35 is a sectional view, the cross section of the crystal growth layer 243 serves as an inverted abbreviation equilateral-triangle configuration. [0120] The luminescence field which sandwiched the barrier layer in the n-typesemiconductor layer and the p type semiconductor layer is formed in this crystal growth layer 243. A barrier layer is formed near the maximum outline of the inverted hexagon-head drill configuration. Although the bandgap energy of the barrier layer of the adjoining light emitting device differs and has become a thing corresponding to red and one of the green and blue luminescent color in this example, respectively, other structures and dimensions are almost the same. [0121] The crystal growth layer 243 of a hexagon-head drill configuration is mounted on the substrate 240 for wiring so that it may become vertical reverse in the direction of a normal of a substrate principal plane compared with the sense at the time of crystal growth. Therefore, the base of a hexagon-head drill configuration turns into a top face exactly, and a top face becomes the drawing side of light. In detail, the crystal growth layer 243 of a hexagon-head drill configuration is connected with the substrate growth phase 245 through the window part of the mask layer which is used at the time of crystal growth and which is not illustrated, and the window part of the mask layer serves as output port of light as it is.

[0122] Although the substrate growth phase 245 functions as a seed layer of selective growth, it connects also with the crystal growth layer 243 through the

window part of a mask layer, and the flat top face of the substrate growth phase 245 is used also as an optical drawing side 250. Furthermore, the substrate growth phase 245 serves as the n electrode 249 which functions also as some wiring by the side of n electrode, and consists of a metal layer, and a current path between the crystal growth layers 243. Since the crystal growth layer 243 is a layer which grew more greatly than the n electrode 249, it forms the bump 246 of the lower part of the n electrode 249, and he is trying to double the crystal growth layer 243 and height, although the n electrode 249 is located in the lower part of the substrate growth phase 245 by inversion of a light emitting device. A bump 246 is a connection formed using a plating process etc., bumps, such as Cu and nickel, are formed in height of about 10 microns by electrolysis or no electrolyzing, and, as for the front face, about 0.1-micron Au plating is performed for antioxidizing. A bump's 246 lower part is connected to the wiring layer 247 arranged on the substrate principal plane 241 at the time of mounting. [0123] It fills up with a bump's 246 perimeter, the perimeter of wiring layers 247 and 248, and the adhesives layer 242 that consist of adhesives, such as heatcuring adhesives and ultraviolet curing mold adhesives, in the image display device of this example [ section / the / opening ] although the opening section is further formed in the perimeter of the crystal growth layer 243 on the function of a component.

[0124] Drawing 36 is drawing showing each light emitting diode mounted in the image display device of this example, (A) is the sectional view of a component, and (B) is the plan of a component. In the image display device shown in drawing 35, since the light emitting diode with which plurality is arranged inverts, respectively and is mounted, with the thing of drawing 36, it becomes vertical reverse in the direction of a normal of a substrate principal plane.

[0125] Explanation of the light emitting diode shown in drawing 36 here uses a selection grown method for forming [ which is different in the substrate 240 for wiring ] the crystal growth layer 243 of a hexagon-head drill configuration or a hexagonal block form configuration on the substrate growth phase 245 preferably.

for example using substrates for growth, such as a sapphire substrate. When forming the crystal growth layer 243 with selective growth, the crystal growth layer 243 presents easily the structure with the dip crystal faces, such as the Sth page, which inclined to the substrate principal plane, for example. Especially the Sth page is stable fields seen when selective growth is carried out on C+ side, is fields which are comparatively easy to acquire, and is a field in the indices of crystal plane of hexagonal system (0 1, -1, 1). About this 5th page, when a crystal layer is constituted from a gallium nitride system compound semiconductor, the Bond number in the Sth page will become [ most ]. Therefore, it is V/III effectually. A ratio will go up and it is advantageous to the crystalline improvement in a laminated structure. Moreover, if it grows up to be different bearing from a substrate, since the rearrangement extended upwards from the substrate will bend, it becomes advantageous also to reduction of a defect. [0126] Although the crystal growth layer 243 is not limited especially, it is [ that what is necessary is just the ingredient layer which can form the luminescence field which consists of the 1st conductivity-type layer, a barrier layer 251, and the 2nd conductivity-type layer 252 ] desirable to have the crystal structure of a wurtzite mold also in it here. As such a crystal layer, an III group system compound semiconductor, a BeMgZnCdS system compound semiconductor, and a BeMgZnCdO system compound semiconductor can be used, for example, a gallium nitride (GaN) system compound semiconductor, an alumimium nitride (AIN) system compound semiconductor, an indium nitride (InN) system compound semiconductor, an indium nitride gallium (InGaN) system compound semiconductor, and an alumimium nitride gallium (AlGaN) system compound semiconductor can be formed further preferably, and nitride semi-conductors, such as a gallium nitride system compound semiconductor, are especially desirable. In addition, in this invention, even if InGaN, AlGaN, GaN, etc. contain aluminum of the minute amount in the range to which only mixed crystal does not point out the nitride semi-conductor [ of 2 yuan ] of only mixed crystal of 3 yuan, for example, an operation of InGaN is not not necessarily changed by InGaN,

and other impurities, it cannot be overemphasized that it is the range of this invention.

[0127] As the selective growth approach of this crystal layer, various vapor growth can be mentioned, for example, vapor growth, such as organometallic compound vapor growth (MOCVD (MOVPE) law) and a molecular beam epitaxy method (MBE law), hydride vapor growth (HVPE law), etc. can be used. According to the MOCVD method, a crystalline good thing is promptly obtained also in it. As the Ga source, as TMG (trimethylgallium), TEG (triethylgallium), and the aluminum source, many trialkyl metallic compounds, such as TMI (trimethylindium) and TEI (triethylindium), are used, and gas, such as ammonia and a hydrazine, is used as a nitrogen source as TMA (trimethylaluminum), TEA (triethylaluminum), and the In source by the MOCVD method. moreover -- if it is Si as the impurity source, it is silane gas and germanium and it is germane gas and Mg -- Cp2 -- if it is Mg (magnesium cyclopentadienyl) and Zn, gas, such as DEZ (diethyl zinc), will be used. By the MOCVD method, epitaxial growth of the InAlGaN system compound semiconductor can be carried out by supplying these gas to the front face of the substrate heated for example, more than 600degreeC, and decomposing gas.

[0128] Selective growth is possible also for forming a thin mask layer, carrying out opening of the mask layer selectively, and forming window region on the substrate growth phase 245, as a concrete selection grown method. For example, a silicon oxide layer or a silicon nitride layer can constitute a mask layer. Although window region is opening formed in a mask layer, for example, can be used as a hexagon, it can be made various configurations, such as the shape of the shape of the shape of other configurations, for example, a circle configuration, and a square, and a triangle, and a rectangle, a rhombus, elliptical, and these deformation configurations. In the selective growth from the window region of a mask layer, since crystal growth goes to a longitudinal direction, the advantage which stops a penetration rearrangement is also produced.

parallel to the sloping crystal face, and was inserted into the 1st conductive layer and the 2nd conductive layer 252 in the light emitting diode used for the image display device of this invention. Although a barrier layer 252 is formed in the crystal growth layer 243, it contains, in case [ both ] the interior of a crystal growth layer and a front face form, the case where the laminating of the semi-conductor layer is carried out to being formed in the crystal growth layer 243 to the crystal growth layer 243, and.

[0130] The 1st conductivity type is the cladding layer of p mold or n mold, and the 2nd conductivity type is a conductivity type of the objection. For example, in the case where the gallium nitride system compound semiconductor layer of a silicon dope constitutes a crystal growth layer, the gallium nitride system compound semiconductor layer of a silicon dope can constitute n mold cladding layer, an InGaN layer can be formed as a barrier layer 251 on it, the gallium nitride system compound semiconductor layer of a magnesium dope can be further formed as a p mold cladding layer on it, and double hetero structure can be taken. It is also possible to consider as the structure whose InGaN layer which is a barrier layer 251 is pinched in an AlGaN layer. Moreover, a barrier layer 251 may form quantum well structures, such as single quantum well (SQW) structure, duplex quantum well (DQW) structure, and multiplex quantum well (MQW) structure, although constituting from a single bulk barrier layer is also possible. A barrier layer is used together by quantum well structure if needed for separation of a quantum well. Especially when a barrier layer 251 is used as an InGaN layer, it becomes the structure which a production process top also tends to manufacture, and the luminescence property of a component can be improved. That it is easy to crystallize, moreover, crystallinity also becomes good and, furthermore, this InGaN layer can raise luminous efficiency especially by the growth on the Sth page which is the structures from which a nitrogen atom cannot be desorbed easily.

[0131] Although the p electrode 244 formed on the crystal growth layer 243 is an electrode for pouring a current into a barrier layer 251 The front face of the dip

crystal face which has the sloping crystal face in this example is covered. Since the light emitting diode component itself inverts eventually, the p electrode 244 can function also as reflective film opened upward, and improvement in optical drawing effectiveness can be aimed at from the structure which the light emitting diode component itself inverts.

[0132] In the image display device of this example, with the time of crystal growth, each light emitting diode component inverts and is arranged on the substrate 240 for wiring. At this time, the top face of the flat substrate growth phase 245 can function as an optical drawing side 250 of the light from the barrier layer 251 of the crystal growth layer 243, can also help the function as reflective film of the p electrode 244, and can make optical drawing effectiveness high. Although the crystal growth layer 243 has a hexagon-head drill configuration by selective growth, the bump 246 is arrange in the n electrode 249 side, the substrate growth phase 245 for every component which functions as an optical drawing side 250 of the generated light can be maintain at the horizontally same almost flat-tapped namely, height, and a problem to which the crystal growth layer 243 etc. inclines by harden a perimeter with adhesives 242 further can also be prevent beforehand.

[0133] Since each light emitting diode component is mounted after component completion, it is made not to mount a component with a defect, and the yield improves to the whole image display device. Moreover, by the bump 246, a component becomes the structure where the electrode of a positive/negative couple was brought together in the substrate 240 side for wiring, and an electrode does not reduce the area for optical drawing. High definition color display is possible for the image display device of the example of the book from this point, and the manufacture process top has also become what incorporated the advantage of selective growth skillfully.

[0134] In addition, in the image display device of this example, the n electrode 249, a bump 246, etc. may be good also as common between adjoining diodes, and the substrate growth phase 245 may be the structure common and non-

separating between the adjoining components. Moreover, although [ this example ] an image display device is color display, you may be the equipment of 2 color specification, and an image display device concerning the combination of the luminescent color other than RGB. Moreover, it is also possible to allot the selection transistor for driving each diode etc. on the substrate 240 for wiring. [0135] Moreover, although the component was explained as a light emitting device in this example, without being limited to this, the component inverted on a substrate may constitute the component mounting substrate which may be a transistor and other semiconductor devices and allotted such a component, and may complete an image display device and other semiconductor devices at a next process.

[0136] The example of two examples is equipment of structure using the light emitting diode of the structure where the image display devices of Example 1 differ. As the image display device of this example is shown in drawing 37, wiring layers 268 and 269 are formed on the substrate principal plane 261 of the substrate 260 for wiring, bumps 266 and 267 are formed on these wiring layers 268 and 269, respectively, and the crystal growth layer 263 is connected to the bumps 266 and 267 upside through the p electrode 264 and the n electrode 265. The crystal growth layer 263 is abbreviation plate-like, the barrier layer which is not illustrated has extended, after forming so that the p electrode 264 and the n electrode 265 may be electrically connected to the 1st conductive layer and the 2nd conductive layer which sandwich a barrier layer, it inverts and the p electrode 264 and the n electrode 265 which are located in the underside of the crystal growth layer 263 connect with bumps' 266 and 267 upper part. Bumps' 266 and 267 perimeter is filled up with the adhesives layer 262 which consists of adhesives, such as heat-curing adhesives and ultraviolet curing mold adhesives, like Example 1.

[0137] In the image display device of this example, the p electrode 264 and the n electrode 265 can be connected to bumps 266 and 267, the crystal growth layer 263 which generates light can be maintained at the horizontally same height, and

a problem to which the crystal growth layer 263 etc. inclines by hardening a perimeter in the adhesives layer 262 further can also be prevented beforehand. Moreover, since each light emitting diode component is mounted after component completion, it is made not to mount a component with a defect, and the yield improves to the whole image display device. Moreover, by bumps 266 and 267, a component becomes the structure where the electrode of a positive/negative couple was brought together in the substrate 260 side for wiring, and an electrode does not reduce the area for optical drawing. High definition color display is possible for the image display device of this point to this example. [0138] The example of three examples is an example of the manufacture approach of the image display device of Example 1, and it is explained in order of the process, referring to drawing 38 thru/or drawing 46.

[0139] The substrate 270 for growth which consists of a sapphire substrate which makes C side a principal plane as shown in drawing 38 is used, the substrate growth phase 271 which consists of a buffer layer of low temperature and an elevated temperature etc. is formed on the substrate 270 for growth, the mask layer which covers the substrate growth phase 271 and consists of silicon oxide or a nitride is formed, and window region is formed in the mask layer corresponding to the field which carries out crystal growth. Subsequently, the crystal growth layer 272 of the hexagon-head drill configuration covered by the Sth page toward which the side face inclined is obtained from the crystal growth by the selective growth from window region. The 1st conductive layer which is not illustrated in this crystal growth layer 272, a barrier layer, and the 2nd conductive layer are formed. Furthermore, the p electrode 273 is constituted by multilevel-metal film, such as nickel/Pt/Au, and it is formed in the part to which the n electrode 274 carried out opening of the mask layer with multilevel-metal film, such as Ti/aluminum/Pt/Au. Although the p electrode 273 is formed of vacuum evaporationo, the n electrode 274 of another side is formed using technique, such as a lift off.

[0140] Thus, after forming the p electrode 273 and the n electrode 274, the

substrate growth phase 271 on the substrate 270 for growth is separated for every component. Reactive ion etching is used for separation for every component of this. Although the component itself is the size of for example, 20-micron angle extent when it illustrates about the chip size of each component, the pitch of a chip becomes about 25 microns.

[0141] Next, the resist layer 275 is formed all over the substrate 270 for growth, and thickness of the resist layer 275 at this time is made comparable as the height of the top-most-vertices part of the p electrode 273. Subsequently, opening of the field corresponding to said n electrode 274 of the resist layer 275 is carried out, opening 276 is formed in the resist layer 275 concerned, and said n electrode 274 is made to face a pars basilaris ossis occipitalis, as shown in drawing 39.

[0142] A bump 277 is formed in the opening 276 of the resist layer 275 using a plating process etc. Namely, this bump 277 is a connection formed using a plating process etc., bumps, such as Cu and nickel, are formed in height of about 10 microns by electrolysis or no electrolyzing, and, as for that front face, about 0.1-micron Au plating is performed for antioxidizing. As shown in drawing 40 after the plating bump's 277 formation, the resist layer 275 is removed. [0143] That by which the imprint material 278 was applied on the substrate 280 for an imprint constituted with a glass substrate etc. is prepared, and the substrate 270 for growth in which the previous bump 277 was formed is made to counter the substrate 280 for an imprint, as shown in drawing 41 after clearance of the resist layer 275. The imprint material 278 is adhesion material etc. and its low ingredient of absorption is desirable to the wavelength of the laser light irradiated by the degree here. This has the low ablation by laser light, and is because the location precision of the separated light emitting device becomes good. In the place which the principal planes of the substrate 270 for growth and the substrate 280 for an imprint were made to counter, laser light, such as a KrF excimer laser or a 3 time wave YAG laser, is irradiated from the rear face of the substrate 270 for growth, i.e., the rear face of a light emitting device. By the

exposure of this laser light, nitrogen is generated in the interface of the substrate growth phase 271 and the substrate 270 for growth, and light emitting diode is divided into it the whole component.

[0144] Each light emitting diode separated by the exposure of this laser light is held temporarily at the substrate 280 for an imprint, being buried by the imprint material 278 as shown in drawing 42. At this time, the Ga layer 281 has adhered to the top face of the substrate growth phase 271 which is the field where the substrate 270 for growth separated exactly. Since the top face of this substrate growth phase 271 turns into an optical drawing side, it is necessary to remove the Ga layer 281, and etching etc. is performed. As for this etching, an etching reagent is selected so that the adhesion reinforcement of the imprint material 278 may not fall to an alkali system or an acid system, although any are sufficient. [0145] Since a regulation target makes the light emitting device of the monochrome of RGB arrange and an image display device is constituted, as shown in drawing 43, it takes out a light emitting device from the substrate 280 for an imprint selectively according to the electrode pitch of the substrate for wiring. It is based on a premise that the light emitting diode with which this was held on the substrate of the substrate 280 for an imprint is the same and it has monochromatic luminescence wavelength, and in order to mount the component of different luminescence wavelength, two or more substrates 280 for an imprint are used. In this example, the adsorption head 282 is used for the ejection of an alternative light emitting device. The attraction hole 283 is formed in the point 284 of the adsorption head 282, and the pitch has become it at the point 284 with what met the electrode pitch of the substrate for wiring. It is supposed that the point 284 of the adsorption head 282 is flat around the attraction hole 283. and the top face of the substrate growth phase 271 which becomes the flat part with the optical drawing side of a light emitting device adsorbs. Although it is also possible to do this adsorption activity for each component of every, like this example, two or more light emitting devices can be made to adsorb simultaneously according to the electrode pitch of the substrate for wiring, a

manufacture process is simplified by using this example, and a manufacturing cost can be reduced.

[0146] As shown in drawing 44, two or more light emitting devices corresponding to the electrode pitch of the substrate for wiring are carried till the place of the substrate 290 for wiring, and each component pastes them up to a substrate principal plane from a direction vertical to the principal plane of this substrate 290 for wiring. Wiring layers 291 and 292 are beforehand formed in the principal plane of the substrate 290 for wiring, and after the adsorption head 282 sticks each component to the principal plane of the substrate 290 for wiring by pressure, if it opens, temporary adhesion of each light emitting device will be carried out at the substrate 290 for wiring. Adhesives 293 are applied to the principal plane of the substrate 290 for wiring, and it contributes to holding each component by the principal plane of the substrate 290 for wiring. Adhesives 293 are for example. heat-curing mold adhesives and ultraviolet curing mold adhesives here. [0147] If conveyance to the principal plane of such a substrate 290 for wiring is performed about each component in three primary colors, it will be in the condition which shows in drawing 45. Wavelength shall differ in the light in which the component which adjoins at this event emits light. Each component is certainly mounted, while it had been horizontally maintained to the substrate principal plane using the bump 277.

[0148] Subsequently, the application-of-pressure head 295 is forced from the top face of the substrate growth phase 271 which is the optical drawing side of each component, and adhesives 293 are stiffened. It is desirable to irradiate ultraviolet rays from the rear-face side of the substrate 290 for wiring, pressurizing [ can consider as the heating application-of-pressure head heated by pulse heat as an application-of-pressure head 295 when adhesives 293 are heat-curing mold adhesives, and ], in being ultraviolet curing mold adhesives. Or the application-of-pressure head 295 is constituted from light transmission ingredients, such as glass and quartz glass, and ultraviolet rays can be irradiated from an upside. [0149] In the manufacture approach of the image display device of this example,

since it is collectively mounted in the principal plane of the substrate 290 for wiring by two or more light emitting devices doubled with the electrode pitch of the substrate 290 for wiring, while being able to reduce the manufacturing cost, manufacture in a short time is possible. Moreover, since the margin for alignment may also come for each component to be small, without inclining by certainly being horizontally mounted using a bump 277, it can have a light emitting device arranged by high degree of accuracy, and positive electric wiring and maximization of optical drawing effectiveness can also plan it using a bump 277. [0150] Moreover, in the condition of being held at the substrate 280 for an imprint, a light emitting device can be inspected, a poor component is removed at an early stage, and the yield can be improved. Moreover, Ga layer can be removed before mounting to the substrate 290 for wiring, and a problem which damages the substrate 290 for wiring by etching can also be avoided.

[0151] The example of four examples is an example which forms a light emitting device according to the electrode pitch of the substrate for wiring, and is mounted in the substrate for direct wiring, as shown in drawing 47 and drawing 48. [0152] As shown in drawing 47, on the substrate 305 for growth, the light emitting device is formed according to the electrode pitch of the substrate for wiring. The hexagon-head drill-like crystal growth layer 312 is formed on the substrate growth phase 311 like the example of the above-mentioned [a light emitting device], the p electrode 313 is formed on the crystal growth layer 312, the n electrode 314 is further formed on the substrate growth phase 311, and the bump 315 for making the p electrode 313 and height comparable is formed. On the substrate 305 for growth, two or more light emitting devices are formed, and the spacing has become a thing corresponding to the pitch of the electrode layers 303 and 302 of the substrate 301 for wiring.

[0153] The substrate 305 for growth with which the light emitting device was formed is made to counter with the substrate 301 for wiring, by irradiating laser light, such as a KrF excimer laser or a 3 time wave YAG laser, from the rear face of the substrate 305 for growth, nitrogen is generated in the interface of the

substrate growth phase 311 and the substrate 305 for growth, it dissociates the whole component and a light emitting device is held at the substrate 301 for wiring.

[0154] Drawing 48 shows the condition that the light emitting device was held at the substrate 301 for wiring, it mounts also about the light emitting device of other wavelength henceforth, and an image display device is completed by stiffening adhesives 307. Since the Ga layer 316 is formed in the top face of the substrate growth phase 311 at this time, in the case where the adhesives layer 307 is an ultraviolet curing mold, ultraviolet rays are irradiated from the rear-face side of the substrate 301 for wiring. It is good at the hardening process in the conditions same in the case where the adhesives layer 307 is a heat-curing mold as Example 3. By removing the Ga layer 316, after the adhesives layer 307 hardens, the damage to the substrate 301 for wiring can be reduced remarkably. [0155] The example of five examples is an example which irradiates laser light selectively according to the electrode pitch of the substrate for wiring, and mounts a light emitting device in the substrate for direct wiring, as shown in drawing 49.

[0156] As shown in drawing 49, on the substrate 328 for growth, two or more formation of the light emitting device is carried out, the hexagon-head drill-like crystal growth layer 324 is formed on the substrate growth phase 327 like the example of the above-mentioned [ a light emitting device ], the p electrode 326 is formed on the crystal growth layer 324, n electrode is further formed on the substrate growth phase 327, and the bump 325 for making the p electrode 326 and height comparable is formed.

[0157] On the other hand, the electrode layers 321 and 322 are formed in the principal plane of the substrate 320 for wiring in the necessary pitch, and where the substrate 328 for growth and the substrate 320 for wiring countered and are held, a laser beam is irradiated according to the electrode pitch of the substrate for wiring. Although nitrogen is generated in the interface of the substrate growth phase 327 and the substrate 328 for growth, a light emitting device is divided into

it the whole component and it is held at the substrate 320 for wiring by irradiating laser light, such as a KrF excimer laser or a 3 time wave YAG laser, from the rear face of the substrate 328 for growth Since the exposure of a laser beam is the alternative thing doubled with the electrode pitch, all the light emitting devices on the substrate 328 for growth do not dissociate, and only the component of the monochrome doubled with the electrode pitch of the substrate for wiring is imprinted certainly. An image display device is completed by repeating this process to the component of other wavelength. Laser light has the approach of scanning a single beam, and the approach of moving the substrate for growth, and the substrate for wiring with a single beam.

[0158] The example of six examples is an example mounted twice using the substrate for an imprint, and it explains this example, referring to  $\frac{50}{2}$  thru/or drawing 54.

[0159] As shown in drawing 50, the hexagon-head drill-like crystal growth layer 333 is formed on the substrate growth phase 332, the p electrode 334 is formed on the crystal growth layer 333, n electrode is further formed on the substrate growth phase 332, and the bump 335 for making the p electrode 334 and height comparable is formed so that a light emitting device may be constituted on the substrate 336 for growth. On the substrate 336 for growth, the light emitting device is estranged according to the electrode pitch of the substrate for wiring. This substrate 336 for growth is held so that it may counter with the substrate 330 for an imprint, it is irradiating laser light from the rear face of the substrate 336 for growth, and it dissociates the whole component and a light emitting device is imprinted by the substrate 330 for an imprint. The imprint material 331 which becomes the substrate 330 for an imprint from silicone resin etc. at this time is formed, and a light emitting device is held by this imprint material 331 for every component.

[0160] Next, as shown in <u>drawing 51</u>, it is held by clearance of Ga layer in the form where an optical drawing side becomes the substrate 330 for an imprint with an outside, and as further shown in drawing 52, the 2nd substrate 341 for an

imprint with which the imprint material 340 was applied to the top face is stuck. In this case, the imprint material 340 is for example, ultraviolet curing mold adhesion material, and the 2nd substrate 341 for an imprint is glass or quartz glass.

[0161] Next, as shown in <u>drawing 53</u> by the first substrate 330 for an imprint being removed, a light emitting device is imprinted by the 2nd substrate 341 for an imprint.

[0162] And as shown in drawing 54, according to the electrode pitch of the substrate for wiring with which the 2nd substrate 341 for an imprint and substrate 342 for wiring countered, and were held, a laser beam is irradiated by the principal plane of the substrate 342 for wiring in the place in which the electrode lavers 343 and 344 are formed in the necessary pitch. By irradiating laser light from the rear face of the substrate 328 for growth, a light emitting device is separated by the ablation of the imprint material 340 the whole component, and it is held at the substrate 342 for wiring. Since the exposure of a laser beam is the alternative thing doubled with the electrode pitch, all the light emitting devices on the substrate 328 for growth do not separate this imprint, and only the component of the monochrome doubled with the electrode pitch of the substrate for wiring is imprinted certainly. To the component of other wavelength, repeatedly, the adhesives 345 on the substrate 342 for wiring are stiffened, and an image display device completes this process. In addition, when the residue of the ablation of the imprint material 340 has adhered to the light emitting device rear face, the process of washing or polish is added.

[0163] Although the hexagon-head drill-like crystal growth layer 354 is formed on the substrate growth phase 353 and the bump 355 for making p electrode and height comparable is formed in the imprint material 351 on the 2nd substrate 350 for an imprint so that a light emitting device may be constituted as the example of seven examples is a modification of Example 6 and is shown in drawing 55 On the 2nd substrate 350 for an imprint, the light emitting device is not estranged according to the electrode pitch of the substrate for wiring, is on manufacture and

is allotted in the expedient pitch. In addition, in other processes, it is substantially [as Example 6] the same.

[0164] Subsequently, as shown in drawing 56, a light emitting device is separated from the rear face of the 2nd substrate 350 for an imprint by the ablation of the imprint material 351 the whole component by irradiating laser light selectively, and it is held at the substrate 360 for wiring which has wiring layers 362 and 363. Since the exposure of a laser beam is the alternative thing doubled with the electrode pitch, all light emitting devices do not separate this imprint at once, and only the component of the monochrome doubled with the electrode pitch of the substrate for wiring is imprinted certainly. To the component of other wavelength, repeatedly, the adhesives 361 on the substrate 360 for wiring are stiffened, and an image display device completes this process. In addition, when the residue of the ablation of the imprint material 351 has adhered to the light emitting device rear face, the process of washing or polish is added. [0165] The example of eight examples is an example of the image display device which divided n electrode wiring and p electrode wiring up and down, and formed them about the crystal growth layer. As shown in drawing 57, p electrode wiring 372 is formed on the substrate principal plane 371 of the substrate 370 for wiring, in the form linked to the upper bed of the p electrode wiring 372, the crystal growth layer 374 which has the dip crystal face where the hexagon-head drill configuration inclined is embedded in the adhesives layer 373 of the perimeter, and the image display device of this example is supported. The 1st conductive layer which is not illustrated, a barrier layer, and the 2nd conductive layer are formed in the crystal growth layer 374, and this crystal growth layer 374 is supported by the adhesives layer 373 in the inverted form with the time of crystal growth. The p electrode 375 is formed in the field parallel to the dip crystal face of the crystal growth layer 374. To the crystal growth layer 374 up side The platelike substrate growth phase 376 used at the time of crystal growth exists, and the top-face side of this substrate growth phase 376 is made into the optical ejection side 377, and sets to the optical ejection side 377 of this substrate growth phase

376. n electrode wiring 378 is formed in the corner of the substrate growth phase 376 which does not lap in the direction of a normal of the substrate principal plane 371, and the laminating section of the 1st conductive layer used as a luminescence field, a barrier layer, and the 2nd conductive layer is electrically connected to it. After the adhesives layer 373 which a part of this n electrode wiring 378 has extended also on said adhesives layer 373, for example, consists of a resin layer hardens, n electrode wiring 378 is formed in a necessary pattern. n electrode wiring 378 is covered with the protective layer 379 which consists of resin layers, such as polyimide.

[0166] In the image display device of this example, since n electrode wiring 378 at least is located in the optical ejection side 377 side of the substrate growth phase 376 unlike the light emitting device by which the both sides of p electrode and n electrode exist in a crystal growth side side, only the part of wiring can make the chip size of a light emitting device small. Moreover, since n electrode wiring 378 and p electrode wiring 372 will be divided up and down, will be formed about the crystal growth layer 374 and will be left in three dimension, connecting too hastily is lost and it becomes possible to form wiring width of face widely. Therefore, formation of wiring can also be performed easily.

[0167] In addition, although the above-mentioned example explained the bump as what made the coat of Au Cu and nickel, you may be connection by the solder bump. The bump on the electrode of a light emitting device can be formed of solder plating or solder vacuum evaporationo, can use flux instead of the adhesives held at the substrate for wiring, and can apply to the substrate for wiring beforehand. A light emitting device is held on the substrate for wiring by the adhesiveness of the flux. If the light emitting device of three colors is exfoliated and imprinted, a reflow of the substrate for wiring may be carried out collectively, and a light emitting device may be connected with the substrate for wiring. Since the substrate for wiring will be put into a reflow furnace at this time, a glass substrate is used. After connection performs flux washing, puts in a sealing agent between a chip and the substrate for wiring, and stiffens a sealing

agent. Since in the connection using solder connection resistance turns into low resistance, the alignment precision of a light emitting device is improved by the self-alignment at the time of solder melting and a pixel pitch comes to be in agreement with the patterning precision of a wiring electrode, a pixel pitch becomes fixed and an image display device will become high definition. When fixing a light emitting device, burning inspection of a light emitting device is conducted before impregnation of a sealing agent, and when a defect occurs, it fixes by fusing a solder bump by the local heating of the light emitting device. [0168] In this invention, that an image display device should just be an indicating equipment (display unit) using light emitting devices, such as a light emitting diode (LED) and semiconductor laser Still in instantiation from the thing of the structure where a light emitting device is arranged on the substrate for wiring, and is included in other electronic equipment etc. The monitor of the electronic equipment of a television receiver, a video regenerative apparatus, a computer, etc., In the thing of comparatively small size, you may be monitoring screens, such as an automobile loading mold guide apparatus, a cellular phone, a Personal Digital Assistant, image transcription equipment, and supervisory equipment, etc., including monitors, such as an output unit of a game device, and electronic household electric appliances, etc.

[Effect of the Invention] As mentioned above, according to the image display device of this invention, it excels in many properties, such as resolution, and image quality, luminous efficiency, and big-screen-izing is easy, and the image display device which can also realize reduction of a manufacturing cost can be obtained. Especially, since a light emitting device is the detailed size by which occupancy area of the component of a piece was made two or less [ 10000-micrometer ] or more [ 25-micrometer ] by two according to the image display device of this invention Since it mounts to the substrate for wiring after completing each light emitting device possible [ arranging the light emitting device itself in high density at the substrate for wiring ], the yield is good, and

[0169]

even when big-screen-izing, the strict process control of the micron order covering the whole screen etc. becomes unnecessary.

[0170] Moreover, according to the manufacture approach of the image display device of this invention, it can mount in the necessary location of the substrate for wiring, imprinting a minute component because realize easily and arranging the light emitting device itself in the substrate for wiring at high density utilizes the substrate for maintenance, and a energy beam temporarily.

[0171] On the other hand, according to the array approach of the component of this invention, and the manufacture approach of image formation equipment, when a component is made to hold to the member for maintenance temporarily. distance between components is enlarged and already becomes possible preparing the electrode pad of size etc. comparatively using the spreading spacing ]. Since wiring using an electrode pad with these big comparison-size is performed, even if it is the case that the size of final equipment is remarkable and big, as compared with component size, wiring can be formed easily. [0172] Moreover, according to the array approach of the component of this invention, and the manufacture approach of image formation equipment, handling becomes easy, in being able to extend an electrode pad to a large field compared with a component and advancing an imprint at the following second imprint process with an adsorption fixture, while being covered with the adhesives layer which the perimeter of a light emitting device hardened and being able to form an electrode pad with a sufficient precision by flattening. Moreover, in the imprint to the member for momentary maintenance of light emitting diode, a GaN system ingredient can exfoliate comparatively easily using decomposing into metaled Ga and nitrogen by the interface with sapphire. [0173] Furthermore, when according to the array approach of the component of this invention, and the manufacture approach of image formation equipment meaning the same imprint scale factor and the dilation ratio of the first imprint process and the second imprint process is made into n times and m times, compared with the case where it expands so much at once, only 2nm time can

surely reduce the count of an imprint from it being 2(n+m) =n2+2 nm+m2. Therefore, a production process also serves as economization of time amount or expense by the count, especially it becomes useful when a dilation ratio is large. [0174] Moreover, in the image display device of this invention which each light emitting diode component inverts with the time of crystal growth, and is arranged on the substrate for wiring, the top face of a flat substrate growth phase can function as an optical drawing side of light, can also help the function as reflective film of p electrode, and can make optical drawing effectiveness high. Although a crystal growth layer has for example, a hexagon-head drill configuration with selective growth, the bump is arranged in n electrode side, the substrate growth phase and crystal growth layer for every component can be maintained at the horizontally same height, and a problem to which a crystal growth layer etc. inclines by hardening a perimeter with adhesives further can also be prevented beforehand.

[0175] Since each light emitting diode component is mounted after component completion, it is made not to mount a component with a defect, and the yield improves to the whole image display device. Moreover, by the bump, a component becomes the structure where the electrode of a positive/negative couple was brought together in the substrate side for wiring, and an electrode does not reduce the area for optical drawing. High definition color display is possible for the image display device of this point to this example, and it has become that to which the manufacture process top also incorporated the advantage of selective growth skillfully.

[0176] In the manufacture approach of the image display device of this example, since it is collectively mounted in the principal plane of the substrate for wiring by two or more light emitting devices doubled with the electrode pitch of the substrate for wiring, while being able to reduce the manufacturing cost, manufacture in a short time is possible. Moreover, since the margin for alignment may also come for each component to be small, without inclining by certainly being horizontally mounted using a bump, it can have a light emitting device

arranged by high degree of accuracy, and positive electric wiring and maximization of optical drawing effectiveness can also plan it using a bump.

# DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the layout pattern of the important section of the image display device which is the 1st example of this invention.

[<u>Drawing 2</u>] It is the layout pattern of the important section of the image display device which is the 2nd example of this invention.

[Drawing 3] It is the circuit diagram of the image display device which is the 2nd example of this invention.

[<u>Drawing 4</u>] It is process drawing showing the formation process of the crystal layer in the manufacture approach of the image display device which is the 3rd example of this invention.

[Drawing 5] It is process drawing showing the formation process of the separation slot in the manufacture approach of the image display device which is the 3rd example of this invention.

[Drawing 6] It is process drawing showing the sticking-by-pressure process of the substrate for maintenance temporarily in the manufacture approach of the image display device which is the 3rd example of this invention.

[<u>Drawing 7</u>] It is process drawing showing the exposure process of the energy beam in the manufacture approach of the image display device which is the 3rd example of this invention.

[<u>Drawing 8</u>] It is process drawing showing the exfoliation process of the substrate for component formation in the manufacture approach of the image display device which is the 3rd example of this invention.

[Drawing 9] It is process drawing showing the adsorption process of the light

emitting device in the manufacture approach of the image display device which is the 3rd example of this invention.

[Drawing 10] It is process drawing showing the separation process of the light emitting device in the manufacture approach of the image display device which is the 3rd example of this invention.

[<u>Drawing 11</u>] It is process drawing showing the condition in front of mounting of the light emitting device in the manufacture approach of the image display device which is the 3rd example of this invention.

[<u>Drawing 12</u>] It is process drawing showing the condition after mounting of the light emitting device in the manufacture approach of the image display device which is the 3rd example of this invention.

[<u>Drawing 13</u>] It is the mimetic diagram showing the array approach of the component of the operation gestalt of this invention.

[Drawing 14] It is the mimetic diagram showing the array approach of other components of the operation gestalt of this invention.

[Drawing 15] It is the mimetic diagram showing the infanticide imprint in the array approach of the component of the operation gestalt of this invention.

[<u>Drawing 16</u>] It is the outline perspective view showing the resin formation chip in the array approach of the component of the operation gestalt of this invention.

[<u>Drawing 17]</u> It is the outline top view showing the resin formation chip in the array approach of the component of the operation gestalt of this invention.

[<u>Drawing 18</u>] It is drawing showing the example of the light emitting device used for the array approach of the component of the operation gestalt of this invention, and they are the (a) sectional view and the (b) top view.

[<u>Drawing 19</u>] It is the process sectional view of the first imprint process in the array approach of the light emitting device of the operation gestalt of this invention.

[Drawing 20] It is the process sectional view of the electrode pad formation process in the array approach of the light emitting device of the operation gestalt of this invention.

[Drawing 21] It is the process sectional view of other electrode pad formation processes in the array approach of the light emitting device of the operation gestalt of this invention.

[Drawing 22] It is the process sectional view of the adsorption process in the array approach of the light emitting device of the operation gestalt of this invention.

[Drawing 23] It is the process sectional view of the second imprint process in the array approach of the light emitting device of the operation gestalt of this invention.

[Drawing 24] It is the process sectional view of the formation process of the insulating layer in the array approach of the light emitting device of the operation gestalt of this invention.

[Drawing 25] It is the process sectional view of the wiring formation process in the array approach of the light emitting device of the operation gestalt of this invention.

[<u>Drawing 26</u>] It is the process sectional view of the formation process of the thin film transistor in the array approach of the liquid crystal controlling element of the operation gestalt of this invention.

[Drawing 27] It is the process sectional view of the first imprint process in the array approach of the liquid crystal controlling element of the operation gestalt of this invention.

[<u>Drawing 28</u>] It is the process sectional view showing the maintenance condition in the member for maintenance temporarily in the array approach of the liquid crystal controlling element of the operation gestalt of this invention.

[Drawing 29] It is the process sectional view of the imprint process from the member for maintenance to the second member for momentary maintenance temporarily in the array approach of the liquid crystal controlling element of the operation gestalt of this invention.

[Drawing 30] It is the process sectional view showing the maintenance condition in the second member for momentary maintenance in the array approach of the

liquid crystal controlling element of the operation gestalt of this invention.

[Drawing 31] It is the process sectional view showing the condition of having formed the opposite substrate as a liquid crystal panel in the array approach of the liquid crystal controlling element of the operation gestalt of this invention, and having enclosed liquid crystal.

[Drawing 32] It is the sectional view showing an example of a light emitting device.

[Drawing 33] It is the sectional view showing other examples of a light emitting device.

[Drawing 34] It is the sectional view showing an example of further others of a light emitting device.

[Drawing 35] It is the sectional view of an important section showing the 1st example of the image display device with which the crystal growth layer of a light emitting device was mounted by inverting.

[<u>Drawing 36</u>] It is drawing showing the light emitting diode which constitutes the image display device which is the 1st example, and they are the sectional view (A) of a component, and the top view (B) of a component.

[<u>Drawing 37</u>] It is the sectional view of the important section of the image display device which is the 2nd example.

[<u>Drawing 38</u>] It is the process sectional view showing the formation process and electrode formation process of a crystal growth layer in the manufacture approach of the image display device which is the 3rd example.

[Drawing 39] It is the process sectional view showing the formation process of the resist layer in the manufacture approach of the image display device which is the 3rd example.

[Drawing 40] It is the process sectional view showing a bump's formation process in the manufacture approach of the image display device which is the 3rd example.

[Drawing 41] It is the process sectional view showing the exposure process of the energy beam in the manufacture approach of the image display device which is

the 3rd example.

[Drawing 42] It is the process sectional view showing the imprint process to the substrate for maintenance temporarily in the manufacture approach of the image display device which is the 3rd example.

[Drawing 43] It is the process sectional view showing the adsorption process of the light emitting device in the manufacture approach of the image display device which is the 3rd example.

[<u>Drawing 44</u>] It is the process sectional view showing the mounting process of the light emitting device in the manufacture approach of the image display device which is the 3rd example.

[Drawing 45] It is the process sectional view showing the condition after mounting of the light emitting device in the manufacture approach of the image display device which is the 3rd example.

[<u>Drawing 46</u>] It is the process sectional view showing the application-of-pressure process of the light emitting device in the manufacture approach of the image display device which is the 3rd example.

[Drawing 47] It is the process sectional view showing the exposure process of the energy beam in the manufacture approach of the image display device which is the 4th example.

[<u>Drawing 48</u>] It is the process sectional view showing the mounting process of the light emitting device in the manufacture approach of the image display device which is the 4th example.

[Drawing 49] It is the process sectional view showing the exposure process of the energy beam in the manufacture approach of the image display device which is the 5th example.

[<u>Drawing 50</u>] It is the process sectional view showing the exposure process of the energy beam in the manufacture approach of the image display device which is the 6th example.

[Drawing 51] It is the process sectional view showing the imprint process in the manufacture approach of the image display device which is the 6th example.

[Drawing 52] It is the process sectional view showing the 2nd imprint process in the manufacture approach of the image display device which is the 6th example. [Drawing 53] It is the process sectional view showing the condition after the 2nd imprint process in the manufacture approach of the image display device which is the 6th example.

[<u>Drawing 54</u>] It is the process sectional view showing the condition at the time of the mounting process in the manufacture approach of the image display device which is the 6th example.

[<u>Drawing 55</u>] It is the process sectional view showing the condition at the time of the light emitting device formation in the manufacture approach of the image display device which is the 7th example.

[Drawing 56] It is the process sectional view showing the mounting process accompanied by the energy exposure in the manufacture approach of the image display device which is the 7th example.

[Drawing 57] It is the sectional view of the image display device which is the 8th example.

[Description of Notations]

1, 21, 80 Substrate for wiring

DR00-DB11, DR, DG, DB31 Light emitting diode

PT Current holding circuit

32 33 Transistor

34 Capacity

51 Sapphire Substrate

52 2nd Conductivity-Type Cladding Layer

53 Barrier Layer

54 1st Conductivity-Type Cladding Layer

55 N Mold Electrode

56 P Mold Electrode

57 Separation Slot

60 It is Substrate for Maintenance Temporarily.

70 Fixture for Adsorption

81 Wiring Electrode

90, 90a, 90c, 121, 161 The first substrate

91, 91a, 91c, 123, 165 It is a member for maintenance temporarily.

95.140.168 The second substrate

92,101 Component

122 Light Emitting Diode

164 Thin Film Transistor

240, 260, 290, 301, 320, 342, 360, 370 Substrate for wiring

243, 263, 272, 312, 324, 333, 354, 374 Crystal growth layer

270, 300, 328, 336 Substrate for growth

244, 264, 273, 313, 326, 375 p electrode

245, 271, 311, 327, 332, 353 Substrate crystal layer

249, 265, 274, 314 n electrode

246, 266, 267, 277, 315, 325, 335, 355 Bump

280, 330, 341, 350 Substrate for an imprint

282 Adsorption Head

(51) Int.Cl.7

# (19)日本国特許 (JP) (12) 公開特許公報 (A)

FΙ

(11)特許出願公開番号 特開2002-261335 (P2002-261335A)

テーマコート\*(参考)

(43)公開日 平成14年9月13日(2002.9.13)

	H01L 3	3/00 N 5 C 0 9 4
330	G09F	9/30 3 3 0 Z 5 F 0 4 1
338		338
		9/33 Z
		9/35
	客查請求	未請求 請求項の数53 OL (全 33 頁)
特顧2001-200113(P2001-200113)	(71)出顧人	000002185
平成13年6月29日(2001.6.29)	(72)発明者	東京都品川区北島川6丁目7番35号 岩渕 寿章
		東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
	(72)発明者	大畑 豊治
		東京都品川区北品川6丁目7番35号 ソニ
平成12年7月18日(2000.7.18)		一株式会社内
日本 (JP)	(74)代理人	100110434
特顧2000-396225 (P2000-396225)		弁理士 佐藤 勝
平成12年12月26日 (2000, 12, 26)		
日本 (JP)		
		最終頁に続く
	3 3 8	# 0 1 L 3 3 3 8 第全請求


# (54) 【発明の名称】 画像表示装置及び画像表示装置の製造方法

織別記号

## (57) 【要約】

【課題】 解像度や画質、発光効率などの諸特性に優 れ、且つ大画面化が容易で、製造コストの低減も実現で きる画像表示装置とその製造方法を提供する。

【解決手段】 複数の発光素子が配列され所要の画像信 号に対応して画像を表示する画像表示装置である。発光 表子は一個の素子の占有面積が25 μm2以上1000 0 μm2以下とされて配線用基板に実装される。実装に 際しては、例えば第一基板上で素子が配列された状態よ りは離間した状態となるように素子を転写して一時保持 用部材に保持させる第一転写工程と、一時保持用部材に 保持された素子をさらに離間して第二基板上に転写する 第二転写工程との2段階の拡大転写を行う。また、発光 素子の結晶成長によって形成される結晶成長層が基板主 面の法線方向において結晶成長時とは倒置するように配 線用基板に実装する。



【特許精求の範囲】

[請求項 1] 権数の発光素子が配列され所聚の画像信号に対応して画像を表示する画像表示装置において、個の前記発光素子の占有面積が25μm2址上で1000μm2以下とされ、前記各発光素子はそれぞれ配線用基板に実装されたものであることを特徴とする画像表示試置

[請求項2] 各発光素子の占有面積に対する当該画像 表示該置上の一面素分の占有面積の比が10以上400 00以下であることを特徴とする請求項1記載の画像表 示該置。

【請求項3】 各発光素子の占有面積に対する当該画像表示装置上の一面素分の占有面積の比が10以上100 00以下であることを特徴とする請求項2記載の画像表示注意

【請求項4】 前記発光素子は窒化物半導体発光素子、 配化物半導体発光素子、および隣化物半導体発光素子から 退ばれた素子からなることを特徴とする請求項1記載 の画像表示技麗。

【請求項5】 前記発光素子は互いに波長を異ならせた 3つの発光素子の組からなる画素を構成することを特徴 とする請求項1記載の画像表示装置。

[請求項6] 前記発光素子に電気的に接続され該発光 素子を流れる電流保持するための電流保持回路が各素子 毎に形成されることを特徴とする請求項1記載の画像表 示装置。

【請求項7】 前記電流保持回路は個別のチップ状に形成され且つ各発光素子と同様に前記記線用基板に実装されたものであることを特徴とする請求項1記載の画像表示装置。

【請求項8】 前記電流保持回路を形成した前記電流保 持回路のチップと前記発光素子は略同一のサイズを有す ることを特徴とする請求項7記載の画像表示装置。

[請求項9] 複数の発光素子が配列され所愛の画像店 与に対応して画像を表示する画像表示装置の製造方法に おいて、所要の配線をマドリクス状に配設した配線用基 板を用度すると共に、個別のチップに分離された一個の 素子占有面別が25μm2とで10000/m2以下 とされる複数の発光素子を用意し、該発光素子を制記配 線に接続するように実践して画像表示装置を構成するこ とを特徴とする画像表示装置の製造方法。

【請求項10】 所要の素子形成用基板上に半導体層を 積層し、該半導体層に前距視数の発光素子を並べて形成 した後、各発光素子毎に分離し、その分離した各発光素 子を前記配線用基板に実装することを特徴とする請求項 9記載の画像表示装置の製造方法。

【請求項11] 前記発光素子の素子間の領域に前記素 子形成用基板の基板表面に達する漢を各発光素子を囲む ように形成し、該溝に囲まれた各発光素子を前記素子形 成用基板から分離させ、その分離された各発光素子を前 記配線用基板に実装することを特徴とする請求項10記 載の画像表示装置の製造方法。

【請求項12】 前記分離された各発光素子の前記配線 用基板への実装は吸着用治泉に発光素子の表面または裏 面を吸着させながら前記配線用基板に素子毎に搭載する ことで行うことを特徴とする請求項10記載の画像表示 装置の製造方法。

[請求項13] 前記各発光業子の前記素子形成用基板 からの分離は、該素子形成用基板の裏面からのエネルギ ーピームの照射を利用することを特徴とする請求項10 記載の画像表示装置の製造方法。

【請求項14】 前記素子形成用基板の裏面からのエネルギービームの照射前に、前窓票予成用基板上の各発 光素子を一時保持用基板に保持させ、前記まみルギービームの照射検性(各発光素子を前記素子形成用基板に保持させる 起させ、各発光素子を前記一時保持用基板に保持させる ことを特徴とする請求項13記載の画像表示装置の製造 方法。

【請求項15】 前記一時保持用基板は全面に粘着材が 形成され、その粘着材に前記券光素子の表面が一時的に 保持されることを特徴とする請求項14記載の画像表示 装置の製造方法。

[請求項16] 前記分離された各発光素子の前記配線 用基板への実装は前記発光素子表面の電極部分を前記配 線用基板上の導電材に圧着することで行うことを特徴と する請求項10記載の画像表示装置の製造方法。

【請求項17】 所要の基板上に半導体層を積層し、該 半導体層に複数の発光素子を並べて形成した後、各発光 素子毎に分離すると共に各発光素子を前記基板からも分 離することを特徴とする発光素子の製造方法。

【請求項18】 前記各発光素子と前記基板と間の分離 は、該基板の裏面からのエネルギービームの照射を利用 することを特徴とする請求項17記載の発光素子の製造 方法。

【請求項19】 前記エネルギービームの照射前に、前 記名発光来子を一時保持用基板に保持させ、前記エネル ギービームの照射後に各発光素子を前記基板から分離さ と、各発光素子を前記一時保持用基板に保持させること を特徴とする翻求項17配数の発光素子の製造方法。

[請求項20] 前記一時保持用基板は全面に粘着材が 形成され、その粘着材に前記器光素子の表面が一時的に 保持されることを特徴とする請求項19記載の発光素子 の製造方法。

[請求項21] 第一基板上に配列された複数の素子を 第二基板上に配列する素子の配列方法において、前記第 一基板上で前記素子が配列された状態よりは韓間した状態 態となるように前記素子を転写して一時保持用部材に該 素子を保持させる第一転写工程と、前記一時保持用部材 に保持された前記素子をさらに贈問して前記第二番係 に転写する第二転写工程を有することを特徴とする素子 の配列方法。

[請求項22] 前記第一転写工程で離間させる距離が 前記第一基板上に配列された素子のピッチの略整数倍に なっており且つ前記第二版写工程で離間させる距離が前 記第一転写工程で前記一時保料用部材に配列させた素子 のピッチの略整数倍になっていることを特徴とする請求 項21配級の素子の配列方法。

[請求項23] 前記第一転写工程後に素子を樹脂で固める工程と、前記素子の電極を眩樹脂上に形成する工程 と、前記機能をダイシングする工程を有することを特徴 とする請求項21記載の素子の配列方法。

【請求項24】 前記第一基板から選択的に転写される 前記素子は、前記第一基板と前記一時保持用部材と対峙 した時に離間させる距離に存在する前記素子であること を特徴とする請求項21記載の素子の配列方法。

[請求項25] 前記一時保持用部材から選択的に転写 される前記素子は、前記一時保持用部材と前記第二基板 と対峙した時に離聞させる距離に存在する前記素子であ ることを特徴とする請求項21配款の素子の配列方法。

【請求項26】 前記第二基板上では、異なる前記一時 保持用部材から転写された素子が隣に位置することを特 徴とする請求項21記載の素子の配列方法。

【請求項27】 前記第一基板から前記一時保持用部材 への転写なよび前記一時保採用部材から前記第二基板へ の転写は機械的手段または光学的手段の少なくとも一方 を用いて行われることを特徴とする請求項21記載の素 子の配列方法。

[請求項28] 前記機械的手段は各素子に力学的エネルギーを加えながら選択的に素子を転写できる手段であることを特徴とする請求項27記録の素子の配列方法。 [請求項29] 前記機械的手段時記素子を選択的に 映着エスェレア終末子を形写でそ五手段であることを特

吸着することで該案子を転写できる手段であることを特 徴とする請求項27記載の素子の配列方法。 【請求項30】 前記光学的手段は各素子に光照射によ

る光エネルギーを加えながら選択的に転写することを特徴とする請求項27記載の素子の配列方法。 【請求項31】 前記第一基板は透光性であることを特

徴とする請求項30記載の素子の配列方法。 【請求項32】 前記素子は窒化物半導体を用いた半導

【請求項32】 前記衆子は壁化物半導体を用いた半導体素子であり、前記光照射はレーザーピームであることを特徴とする請求項31記載の素子の配列方法。

[請求項33] 前記表子は採光素子、液晶制御素子、 光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜 ダイオード素子、抵抗素子、スイッチング素子、微小磁 気素子、微小光学素子から選ばれた素子若しくはその部 分であることを特徴とする語求項21記載の素子の配列 方法。

【請求項34】 前配素子は前記第一基板上に作成されることを特徴とする請求項21記載の素子の配列方法。 【請求項35】 前記一時保持用部材に前配素子が保持 された状態で、配線の一部が前記素子に形成されること を特徴とする請求項21記載の素子の配列方法。

【請求項36】 前記配線の一部は電極パッドであることを特徴とする請求項21記載の素子の配列方法。

[請求項37] 発光条子表しくは液晶制制業子をマト 外クス状に配置した面像表示蒸筒の製造方法において、 第一基板上で発光素子若しくは液晶制御業子が配列され た状態よりは離間した状態となるように前記形光素子若 にくは液晶制御素子を転写して・時候持用部状に前記券 光素子若しくは液晶制御素子を保持される前記券光素子若 と、前記一時保持用部状に保持された前記券光素子若 に液温制御業子をさらに離間して第二基板に転写する は液晶制御素子を15に離間して第二基板に転写する 第二転写工程と、前記各発光素子若しくは液晶制御素 子に接続させる配線を形成する記線形成工程とを有する ことを特徴とする画像表示と観音の製造方法。

[請求項38] 前記券光素子若しくは前記な品制御素子は異なる液長に対応する複数の素子の組み合わせが1つの画素を形成するものとされることを特徴とする請求項37記数の画像表示接置の製造方法。

(請求項39) 前記一時限持用部材に前記界光業子者 しくは液温制御業子が保持された状態で、電極バッドが 前記発光業子者しくは液温制御業子に形成され、前記記 線形成工程では前記電極バッドに配線がなされることを 特徴とする請求項37記録の商差示装置の進方法。 (請求項40) 複数の発光素子を配線用基板の基板主 面上に配列して実装した樹港を有する面像表示装置にお いて、前記界光素子の結晶板底によって形成される結晶 成長層が前記基板主面の法線方向において結晶成長時と は倒置されて前記記線用基板に実装されることを特徴と する面像表示表置。

【請求項41】 前記発光素子は結晶成長時の基板側 が光取り出し窓となる結晶成長層を有し、前記発光素子 は前記配線用基板に実装される前に成長用基板から分離 されることを特徴とする請求項40記載の画像表示装

[請求項42] 前記発光条子は基板主面に対して何勢 した傾斜結晶面を有する前記結晶成長層に第1導電層 活性層、及び第2導電層が形成され、前記第1導電層 接続される第1電極と、前記第2導電層と接続する第2 電極は成果用基板からの高さがほぼ同程度とされること を特徴とする諸東項40記載の画像表示装置。

【請求項43】 前記発光素子は基板主面に対して傾斜した傾斜結晶面を有する前に結晶成長層に第 1 導電 方性度。及び第2 導電層が形成され、前記第 1 導電層と 接続される第1 電極と、前記第2 導電層と接続する第2 電極は前記基板主面の法線方向において前記橋品成長層 を挟んでそれぞれ分けられて形成されることを特徴とす る請求項40 記載の画像表示鼓響。

【請求項44】 前記結晶成長層は選択成長により形成 されたウルツ鉱型の窒化物半導体からなることを特徴と する請求項40記載の画像表示装置。

【請求項45】 前記結晶成長層は選択成長により形成 された六角錐形状若しくは六角台形状からなることを特 徴とする請求項40記載の画像表示装置。

【請求項46】 成長用基板上に選択成長により基板側 が開いた形状となる結晶成長層を形成し、該結晶成長層 に第1導電層、活性層、及び第2導電層を形成して発光 素子を構成し、前記第1導電層と接続する第1電極と、 前記第2導電層と接続する第2電極を成長用基板からの 高さがほぼ同程度となるように形成し、前記結晶成長層 を前記成長用基板から分離して配線用基板に倒置して実 装することを特徴とする画像表示装置の製造方法。

【請求項47】 前記第1及び第2電極の少なくとも一 方には接続部材が両者の高さがほぼ同程度となるように 接続されることを特徴とする請求項46記載の画像表示 装置の製造方法。

【請求項48】 前記配線用基板への実装は吸着用治具 に発光素子の表面または裏面を吸着させながら前記配線 甲基板に妻子毎に搭載することで行うことを特徴とする 請求項46記載の画像表示装置の製造方法。

【請求項49】 前記各発光素子の前記成長用基板から の分離は、該成長用基板の裏面からのエネルギービーム の照射を利用することを特徴とする請求項46記載の画 像表示装置の製造方法。

【請求項50】 前記各発光素子を分離するためのエネ ルギービームの照射は、各発光素子に対して選択的に行 われることを特徴とする請求項49記載の画像表示装置 の製造方法。

【請求項51】 前記成長用基板の裏面からのエネルギ ビームの照射前に、前記素子形成用基板上の各発光素 子を転写用基板に保持させ、前記エネルギービームの照 射後に各発光素子を前記成長用基板から分離させ、各発 光素子を前記転写用基板に保持させることを特徴とする 請求項49記載の画像表示装置の製造方法。

【請求項52】 複数の素子を配線用基板の基板主面上 に配列して実装した構造を有する素子実装基板におい で、前記素子の結晶成長によって形成される結晶成長層 が前記基板主面の法線方向において結晶成長時とは倒置 されて前記配線用基板に実装されていることを特徴とす る素子実装基板。

【請求項53】 各素子の前記結晶成長層の傾斜した傾 斜結晶面以外の平坦面は基板表面上ほぼ面一となるよう に実装されることを特徴とする請求項52記載の素子実 装基板...

#### 【発明の詳細な説明】

### [0001]

[発明の属する技術分野] 本発明は、発光素子がマトリ クス状に配列され、画像信号に応じた画像表示を行う画 像表示装置、その画像表示装置の製造方法、その画像表 示装置に使用して好適な発光素子の製造方法に関する。

また、半導体発光素子や液晶制御素子などの素子を基板 トなどに並べる配列方法および画像表示装置の製造方法 に関し、特に転写工程によって微細加工された素子をよ り広い領域に転写する素子の配列方法および画像表示装 置の製造方法に関する。さらには、発光素子の実装方向 を工夫した画像表示装置、素子を配列させた素子実装基 板、画像表示装置の製造方法に関する。

#### [0002]

[従来の技術] 軽量で薄型の画像表示装置として、種々 の表示装置が開発されている。このような画像表示装置 の主なカテゴリーとしては、例えば発光ダイオード(L ED) を用いた装置、液晶ディスプレイを用いた装置、 プラズマディスプレイを用いた装置などがある。これら 画像表示装置は、コンピューター技術の進展と共に、そ の適用範囲が広がりつつあり、例えば対角サイズで30 センチから150センチ程度の大きさの装置は、テレビ ジョン受像機、ビデオ再生装置、ゲーム機器の出力装置 などに用いられ、また、それより小さいなサイズのもの では、例えば自動車搭載型案内装置や録画装置のモニタ 一画面などに用いられている。

#### [0003]

【発明が解決しようとする課題】ところが、それらの画 像表示装置のいずれもが解像度、輝度、光出力対電力効 率、画質などの特性の点や、大画面化、コスト面などで 問題を抱えている。例えば、発光ダイオードをマトリク ス状に配列した発光ダイオードアレイを用いる装置で は、個々の発光ダイオードを集合的に用いてアレイを構 成する。ところが、個々の発光ダイオードはそれぞれパ ッケージに収納されていて数ミリ程度のサイズがあり、 その結果、一画素の大きさも大きくなって解像度が低下 してしまう。同時に、発光ダイオードアレイを用いる画 像表示装置では、画素当たりのコストが高くなり、特に 大画面の装置を構成した場合には、その製品価格が高い ものになってしまう。

【0004】液晶ディスプレイを用いた画像表示装置で は、表示装置を構成するガラスなどの基板を真空にした 膜形成装置等に入れ、フォトリソグラフィー技術を用い てトランジスタ等の素子の形成や配線の形成を行ってお り、特に液晶装置の解像度を高くしようとした場合に は、ミクロンオーダーのプロセス制御が必要となる。従 って、製品の歩留りを向上させるには厳格なプロセス管 理が必要となり、大画面の液晶表示装置を作成しようと する場合では、コストが高くなってしまう。また、液晶 表示は見る角度によってコントラストや色合いが変化す る視野角依存性があり、色を変化させる場合の反応速度 が遅いといった問題も抱えている。

【0005】また、プラズマディスプレイを用いた装置 では、画素単位の狭い空間で放電を生じさせ、発生する 雷離ガスからの紫外光によって蛍光体を励起して可視光 を発生させるというメカニズムを利用している。プラズ マディスプレイを用いた装置では、このため発光効率そ のものが高くはなく、消費電力が多くなってしまう。ま た、蛍光体による外からの光が反射して、コントラスト が低下するという問題点も発生し、色再現範囲が狭いと 言った問題を生ずる。

[0006] 従って、上記画像表示装置は、そのいずれ もが大型両面化が容易ではなく且つ製造コストが高くな り、それぞれ解像度やプロセス、画質、発光効率などの 問題を抱えたものとなっている。

【0007】そこで、本料卵の上述の技術的な課題に鑑 み、解像座や画質、発光効率などの諸特性に優れ、且つ 大画面化が容易で、製造コストの低減も実現できる画像 表示装置の提供を目的とする。また、本発卵の他の目的 は、そのような高性能の画像表示装置を製造するための 製造方法の提供を目的とする。さらに、本発卵の更に他 の目的は、画像表示装置を構成する発光素子の製造方法 を提供することである。さらにまた、本発卵は、微細加 工された素子をより広い領域に転写する際に、城等後も 位置合わせ精度が損なわれることもなく、また配線不良 などの問題を解決できる素子の配列方法および画像表示 装置の製造方法を提供するとと目的とする。

#### [0008]

【課題を解決するための手段】本発明の画像表示装置 は、複数の異光素子が記別され所要の画像信号に対応し で画像を表示する画像表示装置において、一回の前記発 光素子の占有面積が25μm<sup>2</sup>以上で1000μm<sup>2</sup> 以下とされ、前記名発光素子はそれぞれ記線用基板に実 素されたものであることを特徴とする。一個の前記発光 素子の占有面積が25μm<sup>2</sup>以上で1000μm<sup>2</sup>以 下とされることから、個々の発光素子自体は微小なサイ ズとなり、発光素子自体を高密度に記線用基板に配設す ることか可能である。

[0009] 本発明の好途社画像表示装置においては、 各発光素子の占有面積に対する当該画像表示装置上の一 画素分の占有面積の比が10以上40000以下とされ、より好ましくは10以上1000以下とされ、より好ましくは10以上1000以下とされる。 [0010] 本発明の画像表示装置に使用される発光素 芳は、微小なサイズを以って実装が可能な素子であれば特に限定されるものではないが、その一例としては、発光ダイオードや半導体レーザーなどのデバイスを挙げるとかでも、特に、窒化物半導体発光素子、磁化物半導体発光素子、 磁化物半導体発光素子、 転じ物半導体発光素子と、 面像を大きな、 このような発光素子は、 画像なの第のカラー他のために、 互いに変した異ならせた3つの第 光素子の組からなる画素を構成することできる。ここで 典型的には赤、緑、市の各色の発光素子を組合せることでカラー画面を構成できる。

【0011】また、本発明は、複数の発光素子が配列され所要の画像信号に対応して画像を表示する画像表示装置の製造方法において、所要の配線をマトリクス状に配

設した起納用基板を用意すると共に、個別のテップに分 離された複数の発光素子を用意し、該発光素子を前記配 線に接続するように実装して画像表示装置を構成するこ とを特徴とする。発光素子が微小なサイズであるために 高密度に配慮用基板に配設することが可能であり、ま た、個々の発光素子を完成させた後に配線用基板に対し て実装するために歩留りは良好であり、大面面化も容易 である。

[0012] とのような画像表示装置の製造方法において、所要の素子形成用基板上に半導体層を積層し、該半導体層に接接の発光素子を並べて形成した後、各発光素子毎に分離し、その分離した各発光素子を記録用基板に実装することができ、発光素子の素子間の領域に素子形成用基板の基板表面に達する湯を各光光素子を開むように形成し、核溝に囲まれた各界光素子を素子形成用基板から分離させ、その分離された各発光素子を前記配線用基板に実践することができる。

【0013】より好ましい実施の形態の一例としては、 分離された各発光素子の配線用基板への実装は吸着用治 旦に発光素子の表面または裏面を吸着させながら配線用 基板に素子毎に搭載することで行うことができ、溝に囲 まれた各発光素子の素子形成用基板からの分離は、該素 子形成用基板の裏面からのエネルギービームの照射を利 用するようにすることができる。このエネルギービーム の照射前に、素子形成用基板上の各発光素子を一時保持 用基板に保持させ、前記エネルギービームの照射後に各 発光素子を素子形成用基板から分離させ、各発光素子を 一時保持用基板に保持させても良い。その場合に一時保 持用基板は全面に粘着材が形成され、その粘着材に前記 発光素子の表面が一時的に保持されても良い。また、分 離された各発光素子の前記配線用基板への実装は発光素 子表面の雷極部分を前記配線用基板上の導電材に圧着す ることで行うようにしても良い。

[004] また、本発明は前述の画像表示装置を構成する発光素子の製造方法についても提供するものであ リ、本発明の分批素子の製造方法についても提供するものであ リ、本発明の分批素子の製造方法は、所要の系板上に半 導体層を積層し、該半導体層に複数の発光素子を並べて 形成した後、各発光素子毎1分離すると共に合発光素子 を前配基板から分解することを特徴とする。

【0015】発光素子の製造方法の好ましい一例においては、前記名発光素子と前記基板と間の分離は、該基板の裏面からのエネルギーピームの照射が利用され、前記名発光素子を一時保用基核に保持させ、前記エネルギーピームの照射後に各発光素子を一時保持用基核に保持させることが好ましい。また、一時保持用基核に保持させることが好ましい。また、一時保持用基核は全間に贴着材が形成され、その形象材に前記発光素子の表面が一時的に保持されるようにして良い。【0016】一方、本発明の素子の配列方法は、配列する素核上に配列する素

子の配列方法において、前記第一基板上で前記案子が配列された状態よりは贈問した状態となるように前記末子 を転写して一場保持用部がは原装子を保持させる第一転写工程と、前記一時保持用部がは保持された前記素子をさらに随間して前記第二基板上に転写する第二転写工程を有するとと手機とする。

[0017]上記方法によれば、一時保持用部材に案子 保険等させた時点で既に、業子間の距離が大きくされ、 その広がった間隔を利用して比較的サイズの大きな電極 形電「畑イットなどを設けることが可能となる、終く第二 転写工程では一時保持用部が比較的サイズの大きな電 値や電極パットなどを利用した配線が行われるために、 素子サイズに比較して凝終的な装置のサイズが著しく大きな場合であっても容易に配線を形成できる。

[0018]また、上記業子の配列方法を応用した本祭 明の画像表示液画の製造方法は、発光素子若しくは液晶 制御素子をマトリクス状に配置した画像表示波置を製造 する方法であって、第一番板上で発光素子若しくは液晶 削御業子が配列された状態よりは離間した状態となるように前記発光素子若しくは液晶制御業子を転写して一時 保持用部材に前記発光素子若しくは液晶制御素子をできて一時 市前記発光光子若しくは液晶制御素子を管ちても前記発光光子若もくは液晶制御素子を保持され 市前記発光光子若しくは液晶制御素子をさら尾離間して 第二基板上に転写する第二転写工程と、前記名発光素子 若しくは液晶制御素子に接続させる配線を形成する配線 形成工程とを有ることを特徴とする。

[0019] 上記画像表示法層の製造方法によれば、画像表示装置の画像表示部分が発光業子書しく採漁制御業子をマトリクス状に配置することで構成される。第一番板上の発光素子若しくは深島制御業子は、密な状態するかち無無確定高くして微能加工を施して作成でき、一時保持用即村に離開しながら転写された時点で広がった。 防隔を利用して比較的サイズの大きな電像中電板バッドなどを設けることが可能となる。したがって、前述の素子の配列方法と同様に、第二転写後の記線を容易に形成できる。

【○ 2 0】本発明は、上記に加えて発光素子の実装に 工夫を施した画像表示装置、その製造方法を指便する すなわち、かかる本発明の悪候表示装置は、複数の発光 素子を配線用基板の基板主面上に配列して実装した構造 を有する画像表示装置において、前記発光素子の結晶成 長によって形成される結晶成長層が前記基体主面の法線 方向において結晶成長時とは側置されて配線用基板に実 まされることを特徴とする。

[0021] また、本発明の画像表示装置は、前記様成 において、発光素子が結晶成長時の基板側が光取り出し 窓となる結晶成長層を有し、各発光素子体前記配線用基 板に実装される前に成長用基板から分離されること構造 とすることができ、また、前記構成において、発光素子 は基板主面に対して傾斜した傾斜結晶面を有する前記結 晶成長層に第1 導電層、活性層、及び第2 導電層が形成 され、前記第1 導電層と接続される第1 電極と、前記記 2 導電層と接続する第2 電極は成長用基板からの高さが ほぼ同程度とされる構造とすることができる。また、倒 置された結晶成長層を有する画像表示装置であって、活 性層を挟む第1 導電層と第2 導電層を有し、第1 電電層 と接続される第1 電極と、第2 導電層と接続する第2 電 極は前記基板主面の法線方向において前記結晶成長層を 挟んでそれぞれ分けられて形成される構造とすることも できる。

[0022] さらに、本発明の画像表示装置の製造方法 は、成長用基板上に選択成長により基板側が開いた形状 となるとなる結晶成長層を形成し、該結晶成層に第1 導電票、活性順、及び第2導電層を形成して発光素子を構成し、前記第1導電層と接続する第1電極と、前記第2 享電層と接続する第2電極を成長用基板かの高さが ほぼ同程度となるように形成し、前記結晶成長層を前記 成長用基板から分離して記検用基板に倒置して実装する ことを特徴とする。

[0023] また、本発明の素子実装基板は、複数の素 子を配線用基板の基板主面上に応引して実装した構造を 有する基板によって形成 される結晶成長層が前記基板主面の法線方向において結 晶成長層が前記基板主面の法線方向において結 晶成長巻とは倒置されて前記配線用基板に実装されてい ることを特徴とする。

【0024】上記本発明の順後表示装置においては、発 光素子の結晶成長層が基板主面の法線方向において結晶 成長時とは時間されることから、電極側を結晶成長層の 上側に形成した場合であっても側置によって配線用基板 に対峙する下側に位置することになり、配線用基板上に 配線層を形成することで、実装の際に容易に電気的接続 を図ることができる。従って、バンページ形態する必要 がなく、高砂度に発光素子を配列することもできる。

【0025】また、本発明の画像表示装置の製造方法に おいては、結晶成長層が選択成長によって形成されるた め、簡単に基度生面に対して開発した傾射結晶で有す る結晶成長層を形成することができ、従って、結晶成長 層を制置した場合に、光に取り出し窓を上面にすること が容易となる。また、前記第一等電層と接続を 経極を成長用基板からの高さがほぼ同程度となるようにす ることで、配線用基板との電気的な接続を容易なものと することができる。

## [0026]

【発明の実施の形態】以下、本発明を適用した画像表示 装置、画像表示装置の製造方法、さらには発光素子の製 造方法、素子の配列方法、紫子実装基板について、図面 を参照しながら詳細に説明する。

【0027】図1は第1の実施例の画像表示装置の要部のレイアウトを示す図であり、図1では垂直水平方向に 2画素分ずつの要部を図示している。本実施例の画像表 示装置では、配線用基板 10主面上に水平方向に延在された複数本のデドレス線 ADD0、ADD1が形成され、さらに原力にない層間線機膜を介して重直方向に延在されて複数本のデータ線DLR0~DLB1が形成されている。配線用基板1は例えばガラス基板や、合成樹取2は棒線甲を積された金属基板、或いはシリコン基板等の半導体製造に汎用な基板であり、アドレス線やデータ線を求められる精度で形成可能な基板であればどのような基板であっても良い。

[0029] データ線DLR0~DLB1は、アドレス 線と同様に、導電性の優れた金属材料層や半導体材料層 と金属材料層の組み合わせ等によって形成され、その線 幅は図1に示すように配線用基板1の専有面積の約半分 程度を占めるように形成することもできる。このような 広い線幅もアドレス線と同様に、一個の発光素子の占有 面積が25μm2以上で10000μm2以下とされ微 小なサイズの発光ダイオードを実装しているために可能 である。これらデータ線DLR0~DLB1は垂直方向 に延長されており、各画素当たり発光ダイオードの数に 応じて3本のデータ線が使用されている。例えば、図中 左上の画素の発光ダイオードは、赤色発光ダイオードD ROO、緑色発光ダイオードDGOO、および青色発光 ダイオードDBOOからなり、データ線DLRO~DL BOも各発光色ごとに設けられている。データ線DLR 0~DLB1は垂直方向に隣接する画素の同じ発光色の ダイオードの間では共通のデータ線が利用される。

[0030] 本実施例の画像表示装置は、発光ゲイオードードトをマトリクス状に配列して、所要の画像情号 快像信号 守すなわち動画用信号を含む。以下同様。)に応じた発光を行う。この駆動方法としては、アクテイプマトリスで表演の側の画像表示装置は駆動される。発光ダイオードは、例えば、背色及び縁色の発光ダイオード日としてサファイヤ基体上に成長された強化ガリウム系のダブルへテロ構造を開始高上級していることができ、赤色の発光サイオード用として放長された強化ガリウム系のダブルへオード用として批化ガリウム系のダブルへオード用として批化ガリウム系のダブルへオード用として批化ガリウム系のダブルへオード用として批化ガリウム系板上に成長された磁化ア

ルミニウムガリウムまたは操化インジウムアルミニウム ガリウム系のダブルヘアロ構造多層結晶を用いることが できる。発光ダイオードは互いに減長を異ならせた3つ の発光素子の組からなる画素を構成するが、異なる波長 の組は赤、縁、青に限らず、他の色の組であっても良

(10031] 本実施例の画像表示装置においては、各画 素内において、水平方向に赤色の発光ダイオードDR0 の、DR01、DR10、DR11、次いで緑色の発光 ダイオードDG00、DG01、DG10、DG11、 次いで青色の発光ダイオードDB00、DB01、DB 10、BG11が並んでいる。例えば、図中左上の画素 の発光ダイオードは、赤色発光ダイオードDR00、緑 色発光ダイオードは、赤色光光ダイオードDR0の順にダイオード DB0の順にダイオードが配列されており、これら のの発光ダイオードが配列されており、これら のの発光ダイオードが配列されており、これら のの発光ダイオードが可列されており、これら

【0032】ここで、各発光ダイオードは、例えばそれ ぞれ略正方形の形状を有し、非パッケージ状態のまま或 いは微小パッケージ状態(例えば1mmサイズ以下程 度)のまま実装されるチップ構造を有している。図1の レイアウト図では、発光ダイオードの詳細な層構造につ いて図示しないが、それぞれ発光ダイオードの平面形状 は略正方形であり、その略正方形の発光ダイオードチッ プを実装することで、発光ダイオードのマトリクス状の 配列が構成されている。各発光ダイオードの位置は、ア ドレス線ADDO、ADD1とデータ線DLR0~DL B1の交差位置に対応した位置になっており、各発光ダ イオードはアドレス線に接続した電極パット部11を介 して電気的にアドレス線に接続され、同様に、データ線 に接続した電極パット部12を介して電気的にデータ線 に接続される。電極パッド部11は垂直方向に延在する 小さい帯状領域であり、電極パッド部12は水平方向に 延在する小さい帯状領域である。各発光ダイオードはこ れら電極パッド部11、12を介して電気的にアドレス 線およびデータ線に接続され点順次或いは線順次の方式 で駆動される。

「回り33」一個の発光ダイオードの素子占有面積は2 5μm2以上で10000μm2以下であることから、 能圧方形の発展光ダイオードのサイズは、その一辺が5 ミクロンから100ミクロン程度のサイズとされる。こ のような微小なサイズを以って配線用基板に実装される。こ のような微小なサイズを以って配線用基板に実装される。こ のような微小なサイズを以って配線用基板に実装される。 発光ダイオードとして、各発ゲイオードは微小パッケージ状態のまま配線用基板1に 実装される。各ダイオードの製造のために、好ましくは 後述の発光ダイオードの製造方法を用いて製造すること ができる。一方、本実施側の画像表示技置では、その一 開業当たりのビナチが重点方でとであり、水下方向で Hであって、例えば0、1ミリメートルから1ミリメートルの範囲に設定される。これは動画用(テレビジョン 分像像、ビデオ機器、ゲー線解】(特別用(例えばコ ンピュータ用)の画像表示装置としては、対角サイズで 30 cmがら 150 cmのものが適当であり、その画素 数が RG 5 を合わせて1 画素とした場合で限ね30万画 素から20 0万画素は原なりをできまった。 大川の砂理料性からも、高税型の画像表示表置として画素ピッチを0.1ミリメートル(個人用高精細表とが好ましいためである。 従って、発光ダイナードをその一辺が5ミクロンから100ミクロン程度のサイズとした場合では、各発光ダイナードの占有面積に対する当該画像表示装置上の一画素分の占有面積の比が10以上4000以下であることが好ましく、さらに10以上1000以下であることが好ましく、さらに10以上1

[0034] 洒紫の画像表示装置の発光来子は、典型的には0、3ミリメール角のサイズが樹脂パッケージ前のチップサイズであり、それに樹脂パッケージを施した場合には、1ミリメートルを越えることになる。従って、外えば画業と少を仮に5ミリとした場合には、前記を発光ダイオードの占有面積に対する画像表示装置上の一画素分の占有面積の比約1・2程度の数値に射まるになり、本実施例の如き多光光ダイオードの占有面積に対する画像表示装置上の一画素分の占有面積の比の範囲とて行ましくは10以上4000以下の範囲であって、本実施例の範囲からは通常の典型的な画像表示装置はその比の範囲が分れたものとなっている。

【0035】このような微細なチップサイズの発光ダイ オードを用いることが本実施例の画像表示装置の背景に あるが、微細なチップサイズであっても十分な輝度が得 られることが次のように示される。すなわち、屋内用表 示装置としては、その十分な輝度として必要な値は50 0 c d /m2程度であり、これを光出力に換算すると赤 色、緑色、青色の各色とも概ね5W/m2となる。これ を画像表示装置で実現するためには、計算上は1つの発 光ダイオードの平均光出力を0.017μWから1.7 uWの範囲であれば良い。ここで信頼性については通常 発光ダイオードと同等と仮定して考えてみると、その駆 動電流密度を問等にした場合に、多少のマージンを加え ても、1平方ミクロンから100平方ミクロン程度のサイ ズを発光ダイオードが有していれば良く、配線用基板に 実装される発光ダイオードとして、一個の発光ダイオー ドの占有面積を25 µm2以上で10000 µm2以下 に設定することは信頼性と輝度の面で十分なものとな

[0036] 微小サイズのまま実装される各層光ダイオードは、上述の如きサイズを有しており、後述する製造方法のように、素子形成用基板上に形成され、その後チップ毎に分離されて手が、サージ状態を以って実装されるものである。ことで非パッケージ状態とは、樹脂の形とでのダイオードチップの外ケージ状態とは、樹脂の形とでのダイオードチップの外

側を覆うような処理を施していない状態を指す。また、 微小パッケージ状態とは薄い。肉厚の樹脂などに被覆され た状態であるが、通常のパッケージサイズよりもいさい サイズ (例えば 1 mm以下程度のもの) に収まっている 状態を指す、後述の製造方法で詳遠されるように、本実 施例の画像表示装置に用いられる発光ダイオードはパッ ケージがない分またはパッケージが微いな分だけ微幅な サイズで配線用基板上に実起される。

[0037] 次に、図2及び図3を参照しながら、第2 の実施例の画像表示装置について説明する。本実施例は 前記第1の実施例の画像表示装置の変形例であり、特に 各発光ダイオードに電気的に接続する電流保持回路がチップ状に実装されている例である。

[0039] 本実施例の副舎表示装置では、発光ダイオードDR、DG、DBがマトリクス状に配列され、所要の画像信号に応じた発光を行う。当該画業において、赤色光光ダイオードDR、 緑色発光ダイオードDR、 おきで育色発光ダイオードの形の列されており、これら3つの発光ダイオードが1つの画素の組を構成する。各発光ダイオードDR、DG、DBはそれぞれの発力が加水が大サイズを以って実定されたチップ構造を有していることは舒述の実施例と同様である。各発光ダイオードDR、DG、DBは電源線PW1と電源線PW1と電源線PW1と電源線PW1と電源線PW1と電源線PW1と電源線PW1と電源線PW1と電源

【0040】そして、本実施例の画像表示装置において は、各発光ダイオードDR、DG、DBに電気的に接続 される発光ダイオードDR、DG、DBを流れる電流保 持するための電流保持回路PTが各素子毎に形成されて いる。この電流保持回路PTは、後述するトランジスタ と容量を有する回路構成からなる回路であり、特に電流 保持回路PTは個別のチップ状に形成され破小なサイズ を以って回触用基板21に実装されたものである。本実 機例では、各発光ダイオードDR、DG、DBと電流保 持回路PTを形成した的記電流保持回路チップが関何 のチップサイズを有しており、一個の発光ダイオードのチップサイズを有しており、一個の発光ダイオーター 来子占有面積は25μm2以上で10000μm2以下 とされ、且つ一個の電流保持回路PTのチップの占有面 積も同様に25μm2以上で10000μm2以下とさ れる。このような略同一のチップサイズとすることで、 同じ実装工程での実装が可能となり、製造工程を容易に 実現することができる。これら各電流保持回路PTは電 源線PW1とアドレス線ADDの間の領域に形成され ス

【0041】各発光ダイオードDR、DG、DBと電流 保持回路PTの間および各信号線DLR、DLG、DL Bやアドレス線ADD、電源線PW1、PW2の間に は、配線の必要から配線部22~26が形成される。配 線部22は垂直方向を長手方向とする帯状小領域であ り、発光ダイオードと電源線PW2を接続する。配線部 23は垂直方向を長手方向とする帯状領域であり、発光 ダイオードDR、DG、DBとその発光ダイオードD R、DG、DBを駆動する電流を保持するための電流保 持回路 P T の間をそれぞれ接続する。配線部 2 4 は発光 ダイオードから水平に延在された後、電源線 PW 1 に接 続するために垂直に延在された帯状の領域であり、電流 保持回路PTと雷源線PW1の間を接続する。配線部2 5 は垂直方向を長手方向とする帯状の小領域であり、電 流保持回路PTとアドレス線ADDの間を接続する。配 線部26は水平方向に延在された帯状の小領域であり、 電流保持回路PTと信号線DLR、DLG、DLBの間 をそれぞれ接続する。これら各配線部22~26は各発 光ダイオードDR、DG、DBを微小なサイズを以って 配線用基板に実装する場合に、後述するような接合用導 電材を載置することができるものであり、電流保持回路 PTのチップを同様に微小なサイズを以って配線用基板 に実装する場合にも後述するような接合用導電材を載置 することができるものである。

【0042】図3は図2示す本実施例の画像表示装置の 回路図である。図中、ダイオード31が発光ダイオード であり、画像信号に応じて所定の色の発光を行う。な お、ダイオード31は赤、緑、青の3色であり、水平方 向で並ぶ3つのダイオード31が1つの画素を構成して いるが、図3の同路図中は説明を簡素化するために色の 区別をせずに示している。このダイオード31に接続さ れたトランジスタ32、33と容量34が電流保持回路 を構成する。電源線 PW1と電源線 PW2の間でダイオ ード31と直列にトランジスタ32が接続され、トラン ジスタ32がオン状態の場合に限り、ダイオード31は 発光する。電源線PW1と電源線PW2の一方は接地電 圧を供給し他方は電源電圧を供給する。このトランジス タ32のゲートには容量34の一方の端子とスイッチン グトランジスタとして機能するトランジスタ33のソー ス・ドレイン領域の一方が接続する。このトランジスタ 33の他方のソース・ドレイン領域は画像信号が供給さ れる信号線DLに接続され、該トランジスタ33のゲー トは水平方向に延在するアドレス線ADDに接続され

Z.

【0043】アドレス線ADDはシフトレジスタ回路3 6によって選択的にレベルが切り替えられる構造となっ たおり、例えば数数のアドレスが選択されたことになる。信号線りしは画像(映像)信号を各別光グイオード 31に伝えるための記線であり、各発光ダイオード 1つに対して一本の信号線DLが対応する。アドレス線 ADDはシフトレジスタ回路36によって選択的にレベ ルシフトされるが、信号線の日はシフトレジスタ・トラ ンスファゲート回路35によって走査され、選択された 信号線DLにはシフトレジスタ・トランスファゲート回 解35条件して画像保骨が供される。

【0044】トランジスタ32のゲートに接続され且つ トランジスタ33の一方のソース・ドレイン領域に接続 する容量34は、トランジスタ32のゲートの電位をト ランジスタ33がオフ状態となった際に維持する機能を 有する。このようにトランジスタ33がオフとなった場 合でも、ゲート電圧を維持できるために、発光ダイオー ド31を駆動し続けることが可能である。

【0045】ここで簡単に動作について説明する。水平 のアドレス線ADDにシフトレジスタ回路36から電圧 を印加してアドレスを選択すると、その選択されたライ ンのスイッチングトランジスタ33がオン状態となる。 その時に、垂直方向に延在されている信号線DLに画像 信号を電圧として加えると、その電圧がスイッチングト ランジスタ33を介してトランジスタ32のゲートに到 達するが、同時に容量34にもそのゲート電圧が蓄電さ れ、その容量34がトランジスタ32のゲート電圧を維 持するように動作する。水平方向のアドレス線ADDの 選択動作が停止した後、すなわち選択にかかるアドレス 線の雷位が再び低レベルに遷移して、トランジスタ33 がオフ状態となった場合でも、容量34はゲート電圧を 維持しつづけ、原理的には次のアドレス選択が生ずるま で、容量34は選択時のゲート電圧を保持し続けること が可能である。この容量34がゲート電圧を維持してい る間は、トランジスタ32はその維持された電圧に応じ た動作を行い、発光ダイオード31に駆動電流を流し続 けることも可能である。このように発光ダイオード31 の発光している時間を長く保つことで、個々の発光ダイ オードの駆動電流を低くしても画像全体の輝度を高くす ることができる。

[0046] 次に、第3の実施例として、本祭明の画像 表示装置の製造方法について図470至図12を帰しな がら説明する。なお、この画像表示装置の製造方法は、 そのまま採出業子の製造方法としても用いることができ まないまります。 光業子の製造方法の説明でもある。

【0047】図4に示すように、初めにサファイヤ基板 51を用意し、図示しない低温、高温のバッファ層を形 成した後、第2導電型クラッド隔52、活性隔53、第 1導電型クラッド隔54が順次税間される。サフォー 基板51が素干成規基板となる。ことで第2等電型ク ラッド隔52、活性層53、第1導電型クラッド隔54 は、例えは青色や緑色発光ダイオードを設造する場合に は、空化ガリウム系結晶成長限とすることができる。こ のような各層の成長によって、サファイヤ基板51上に はpm接合を有したダブルヘテロ構造の発光ダイオード が形成される。

【0048】次に、図5に示すように、フォトリソグラ フィー技術を用い、さらに蒸着と反応性イオンエッチン グを利用して、第2導電型クラッド層52に接続するよ うにn型電極55が形成され、さらに第1導電型クラッ ド層54に接続するようにp型電極56も形成される。 各電極55、56が各素子毎に形成されたところで、各 素子の周囲を分離するように分離溝57が形成される。 この分離溝57のパターンは一般的に残される発光ダイ オードを正方形状とするために格子状となるが、これに 限定されず他の形状でも良い。この分離溝57の深さは サファイヤ基板51の主面が露出する深さであり、第2 導電型クラッド層52は該分離溝57によって分離され たものとなる。正方形状とされる発光ダイオードのサイ ズは、その占有面積が25μm2以上で10000μm 2以下とされる程度の大きさであり、一辺のサイズは従 って5μm乃至100μmである。

【0049】図6に示すように、一時保持用基板60を 用意する。この一時保持用基板60は各発光ダイオード を転写する場合に保持するための基板である。この一時 保持用基板60の表面には基準材置61が塗布されてお り、その比離材隔610表面の2を既に分離落う7が形 成された発光ダイオード側に圧着する。すると、粘着材 磨610表面62には各発光ダイオードの表面側が粘着 することになる

【0050】※に、図7に示すように、エネルギービームとしてエキシマレーザー※などの高出力パレス紫外線 レーザーをサファイヤ碁板51の裏面側から変剛に透 過するように照射する。この高出力パリス紫外線レーザーの照射によって、サファイヤ基板51と結晶層である 第2導電型シラッド層52等の界面近傍での例えば窒化 ガリウム層が窓業ガスと金属ガリウムに分解し、その第 2等電型クラッド層52をサファイヤ基板51の間の接 を力が弱くなり、その結果、図8二示すように、サファイヤ基板51と結晶層である第2導電型クラッド層52とサファイヤ基板51の間の接 をり間を容異に影響すると歩びできる。

[0051] サファイヤ基板51を剥離した後、各発光 ダイオードは素子分離された状態で一時保持用基板60 の粘着材層61に保持され、図9に示すように、その第 2導電型クラッド層520面を吸着用治鼻70で吸着す。 感着用治鼻70の吸着節72が第2端電型クラッド 層520裏面に接したところで、当該吸着用治鼻70に 設けられた吸着孔71の内部圧力を減圧することで必要な吸着が行われる。

【0052】吸着にかかる発光ダイオードの第2導電型 クラッド層52の裏面が十分に吸着したところで、吸着 用治具70を一時保持用基板60か5離し、図10に示 すように吸着にかかる発光ダイオードを個別に一時保持 用基板60から外す。

【0053】ここまでが個別の小さなサイズの発光素子 の製造方法となるが、引き続いて、配線用基板に実装す ることで画像表示装置が製造される。図11は、配線用 基板80に吸着用治具70に吸着されている発光ダイオ ードを実装する直前の状態を示す図であり、この発光ダ イオードは、一個の素子の占有面積が25μm<sup>2</sup>以上で 10000μm2以下とされる微小なサイズを以って構 成されている。この段階では、配線用基板80が既に用 意されており、この配線用基板80上には所要の信号線 やアドレス線、電源線や接地線などの配線電極81が既 に形成されている。配線用基板80は、例えばガラス基 板や、合成樹脂又は絶縁層で被覆された金属基板、或い はシリコン基板等の半導体製造に汎用な基板であり、ア ドレス線やデータ線を求められる精度で形成可能な基板 であればどのような基板であっても良い。配線電極81 上には、接合用導電材82が形成されている。この接合 用導電材82は圧着されることで変形しながら且つ電気 的な接続を果たす材料であれば良い。

【0054】次に、図12に示すように、吸着用治具70を配線用基板80に近づけ、所要の位置に発光光イン・ドを理論で生当該発光光イナードを生命でも当該発光ダイナードの定義によって接合用導電材82は変形するが、確実に固定されて実装を完了する。このような発光ダイオードの実践体策を全部のダイオードについて繰り返し行うことでマトリクス状にの書か配列された匪像表示装置が完成する。電流保持回路についても同様の非パッケージ状態のまま実装することができ、電流保持回路を有する回路構成も容易に製造することができる。

[0055] 本実施例の画像表示装置の製造方法を用いることで、整化ガリウム基板上に形成する発光ダイオードやシリコン基板上に形成する発光ダイオードやリロメ素板上に形成する発光ダイオードや回路素子の微小チップ化には、レーザーなどの手段が不要であり、基板裏面からの研修、研制、化学エッチングや分離、湯形成のためのエッチッグの組み合わせによって微小チップを形成できる。

【0056】なお、上述の例では、発光ダイナードを1 つずつ吸着して実装する例を認明したが、複数の吸着部 を形成した治具を使用することで、その生産性を向上さ せることも可能であり、シリコン基板や化や物半導体基 板上に乗子を形成する場合には、エネルギーピームの照 射に限定されず、基板裏面からの研磨、研削、化学エッ チングを用いても良い。 【0057】採光素子であるLED(発光ダイオード)は高価である為、上述のように1枚のウエハから数多くのLEDチップを製造することによりLEDを用いた画像表示装置を任コストにできる。すなわち、LEDチップの大きさ巻の300μmのものを上記のように数十μm角のLEDチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。

【0058】そこで各素子を集積度高く形成し、各素子 を広い領域に転写などによって離間させながら移動さ せ、画像表示装置などの比較的大きな表示装置を構成す る技術が有り、例えば米国特許第5438241号に記 載される薄膜転写法や、特開平11-142878号公 報に記載される表示用トランジスタアレイパネルの形成 方法などの技術が知られている。米国特許第54382 4 1号では基板上に密に形成した素子が粗に配置し直さ れる転写方法が開示されており、接着剤付きの伸縮性基 板に素子を転写した後、各素子の間隔と位置をモニター しながら伸縮性基板がX方向とY方向に伸張される。そ して伸張された基板上の各素子が所要のディスプレイパ ネル上に転写される。また、特開平11-142878 号公報に記載される技術では、第1の基板上の液晶表示 部を構成する薄膜トランジスタが第2の基板上に全体転 写され、次にその第2の基板から選択的に画素ピッチに 対応する第3の基板に転写する技術が開示されている。 【0059】ところが前述のような技術では、次のよう な問題が生ずる。まず、前述の基板上に密に形成したデ ィパイスを粗に配置し直す転写方法は、伸縮性基板の伸 長時の不動点(支点)がディバイスチップの接着面のどの 位置になるかによって、ディバイス位置が最小でチップ サイズ(≥20 µm)だけずれるという本質的な問題を抱 えている。そのために、ディバイスチップ毎の精密位置 制御が不可欠になる。したがって、少なくとも 1 µm程 度の位置合わせ精度が必要な高精細TFTアレイパネル の形成には、TFTデバイスチップ毎の位置計測と制御 を含む位置合わせに多大な時間を要する。さらに、熱膨 張係数の大きな樹脂フィルムへの転写の場合には、位置 決め前後の温度/応力変動によって位置合わせ精度が損 なわれ易い。以上の理由から、量産技術として採用する ことには極めて大きな問題がある。

[0060] また、特開平11-142878号に記載 される技術では、最終的た柱での後に配線電板とが作 成される。ところが、高速動作や低コスト化のための高 集積化によって薄膜トランジスタや発光素すなどの素子 サイズを小さくすることがなられており、孝子を所要 の画素ピッチの位置に配設した後で、配線層などを形成 する場合では、微細化された素子チップが広げられた領 域に配設されている状態で配縁を形成する必要があり、 素子の位置情感の問題から配縁不良などの課題が新たに 増出するととになる。 [0061] そこで、繊細加工された素子をより広い領域に転写する際に、転写後も位置合わせ精度が損なわれることもなく、また配線不良などの問題も解決できる素子の配列方法および画像表示装置の製造方法が必要になる。そこで、以下、かかる素子の配列方法、画像表示装置の製造方法について説明する。

【0062】[二段階拡大転写法]本実施形態の素子の配 列方法および画像表示装置の製造方法は、高集精度をも って第一基板上に作成された素子を第一基板上で素子が 配列された状態よりは離間した状態となるように一時保 持用部材に転写し、次いで一時保持用部材に保持された 前記素子をさらに離間して第二基板上に転写する二段階 の拡大転写を行う。なお、本実施形態では転写を2段階 としているが、素子を離間して配置する拡大度に応じて 転写を三段階やそれ以上の多段階とすることもできる。 【0063】図13と図14はそれぞれ二段階拡大転写 法の基本的な工程を示す図である。まず、図13の(a) に示す第一基板90上に、例えば発光素子や液晶制御素 子のような素子92を密に形成する。液晶制御素子と は、最終製品として液晶パネルを形成した際に液晶の配 向状態を制御する薄膜トランジスタなどの素子である。 素子を密に形成することで、各基板当たりに生成される 素子の数を多くすることができ、製品コストを下げるこ とができる。第一基板90は例えば半導体ウエハ、ガラ ス基板、石英ガラス基板、サファイヤ基板、プラスチッ ク基板などの種々素子形成可能な基板であるが、各素子 92は第一基板90上に直接形成したものであっても良 く、他の基板上で形成されたものを配列したものであっ

【0064】次に図13の(b)に示すように、第一基 板90から各素子92が図中破線で示す一時保持用部材 91に転写され、この一時保持用部材91の上に各素子 92が保持される。ここで隣接する素子92は離間さ れ、図示のようにマトリクス状に配される。すなわち素 子92はx方向にもそれぞれ素子の間を広げるように転 写されるが、x方向に垂直なy方向にもそれぞれ素子の 間を広げるように転写される。このとき離間される距離 は、特に限定されず、一例として後続の工程での樹脂部 形成や雷極パッドの形成を考慮した距離とすることがで きる。一時保持用部材91上に第一基板90から転写し た際に第一基板90上の全部の素子が離間されて転写さ れるようにすることができる。この場合には、一時保持 用部材91のサイズはマトリクス状に配された素子92 の数(x方向、y方向にそれぞれ)に離間した距離を乗 じたサイズ以上であれば良い。また、一時保持用部材9 1 Fに第一基板90上の一部の素子が離間されて転写さ れるようにすることも可能である。

【0065】一時保持用部材91への素子92の転写は、後述するように、所要の吸着用治具やアクチュエーターなどを用いた機械的手段を使用して行うようにする

こともでき、或いは熱や光によって軟化、硬体、 糸化などの反応を生ずる樹脂などを塗布した上で熱や光 を局所的に照射して剥離や接着などを生じなせて選択的 に転写を行うようにしても良い。さらには、熱や光と機 械的手段の組み合わせで転写するようにしても良い。 時候特用部材91と第一基板90の面同土を対峙させて 転写することが一般的ではあるが、一旦、第一基板90 から素子92をチップ毎にばらばらに分離し、個々の素 子92を改めて一時保持用部材91に並べるようにして も良い。

【0066】このような第一転写工程の後、図13の

(c) に示すように、一時保持用部材91上に存在する 素子92は期間されていることから、各素子92ごとに 素子周りの樹脂の被穫と電版(ッドの形成が行われる。 素子周りの樹脂の被穫と電版(ッドを形成し寒(し、吹 の第二転至工程での取り扱いを容易はするなどのために 形成される。電極バッドの形成は、後述するように、最 終的な記録が続く第二転写工程の後に行われるため、そ の際に配縁するが生じないように比較的大き目のサイズ に形成されるものである。なお、図13の(c)には電 塩バッドは図示していない。各素子92の周りを樹脂等 3が覆うととで娘脂形成チップ94が形成される。素子 92は平面上、樹脂形成チップ94の略中央に位置する が、一方の辺や角側に偏った位置に存在するものであっ ても良い。

【0067】次に、図13の (d) に示すように、第二 転写工程が行われる。この第二転写工程では一時保持用 節材91上でマトリクス状に配される素子92が樹脂形 成チップ94でと更に離間するように第二基板95上に 転写される。この転写も第一転写工程と同様に、所要の 吸着用治泉やアチュエーターなどを用いた機械的手段 を使用して行うようにすることもでき、或いは熱や光に よって軟化、硬化、架橋、劣化などの反応を生ずる樹脂 などを塗布したた一熱や光を局所的に照射して剥離や検 着などを生じさせて選択的に転写を行うようにしても良 い。さらには、熱やと機械的手段の組み合わせで転写 するようにしても良い。

【0068】第二転写工程においても、隣接する素子9 とは樹脂形形象・ブラ 40 とを観問され、図所のようにマ トリクス状に配される。すなわち素子92は×方向に向 それぞれ素子の間を広げるように転写されるが、メ方向 写される。第二転写工程によって配置された素子の位置 防御像表示表響などの最終製品の画素に対応する位置で あるとすると、当初の素子92間のビッチの強整数倍が 第二転写工程によって配置された素子92のビッチとな る。こてで第一種努りの大手920間で、一般疾持用部材91での趣 間したビッチの拡大率をnとし、一時保持用部材91か ら第二基板90から、アの振門は大ビッチの拡大率をnとする 、路整数をの値目とは=N来であらわされる。拡大 、路整数をの値目とは=N来であらわされる。拡大 率n、mはそれぞれ整数であっても良く、整数でなくと もEが整数となる組み合わせ(例えばn=2.4でm= 5)であれば良い。

[0069] 第二基板95上に樹脂形成チップ94でと 健間された各素子92には、配線が施される。この時、 先に形成した電極バッド等を利用して接続不見を極力抑 えながらの配線がなされる。この配線は例えば素子92 が発光ダイオードなどの発光素子の場合には、p電極、 電極への配線を含み、液晶制御素子の場合は、選択信 号線、電圧機や、配向電極の型を含む。

【0070】次に、図14は図13の二段階拡大転写法の変形例であり、第一基板90a上から一時保持用部材91aへの転写方法が異なる実施形態である。図14の(a)に示すように第一基板90a上に例えば発光素子や液晶制御素子のような素子92が密に形成される。複数の素子92は第一基板90a上にはマトリクス状に配列されており、第一基板90a自体は図13の第一基板90と同様に例えば半導体ナエハ、ガラス基板、大力ス基板、大力ス基板、大力ス基板、大力ス基板を近の種々素手形成可能な基板であるが、各素子12は第一基板90上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良く、他の基板上で形成されたものを配列したものであっても良く、他の基板上で形成されたものを配列したものであっても良く、他の基板上で形成されたものを配列したものであっても良く、他の

【0071】このように複数の素子92を第一基板90 ねり1aへ素子92を機能しながら転写する。この場合 には、第一基板90aと一時保持用部材91aが対峙する るように保持され、第一基板90a上のおりつス状に 配列された複数の素子92を限引きするように転写する。する場合、をの隣接した周囲の素子92を転写 する場合、その隣接した周囲の素子92は転写しない で、所要距離だけ離間した位置の素子92が第一基板9 0aと当後一時保持用部材91aが対している間に転 写される。解後した周囲の素子92は下の間を転写で 第一基板90aに残されるが、別個の一時保持用部材に 対して起露することで、根に形成した素子92を無駄に するととなく有効に活用される。

【0072】一輪保持用部材91aへの素子92の転字 ターなどを用いた機械的手段を使用して行うようにする ともでき、或いは熱や光によって軟化、硬化、架橋、 彩化などの反応を生する機能かどを塗布した上で熱や光 を局所的に開射して刺繍や業者などを生じさせて選択的 に転写を行うようにしても良い、さらには、熱や光と機 機的手段の組み合わせで転写するようにしても良い。 【0073】このような第一起写工程の後、図14の

((c) に示すように、一時祭料用部材91 a上に存在する素子92は離間されていることから、各素子92でとに素子90切離脂93の被煙と電極バッドの形成が行われる。れ、続いて図14の(d)に示すように、第二転写工程が行われる。この第二転写工程では一時保料用部材91

a上でマトリクス状に配される素子92が樹脂形成チッ プ94でと更に機関するように第二基板95上に転写さ れる。これた素子周りの機節93の被覆と電影バッドの 形成と第二転零工程は図13を用いて説明した工程と同 様であり、二段階拡大転写の後で所要の配縁が形成され るも同様である。

【0074】これら図13、図14に示した二段階拡大 転写法においては、第一転写後の離間したスペースを利 用して電極パッドや樹脂固めなどを行うことができ、そ して第二転写後に配線が施されるが、先に形成した電極 パッド等を利用して接続不良を極力抑えながらの配線が なされる。従って、画像表示装置の歩留まりを向上させ ることができる。また、本実施形態の二段階拡大転写法 においては、素子間の距離を離間する工程が2工程であ り、このような素子間の距離を離間する複数工程の拡大 転写を行うことで、実際は転写回数が減ることになる。 すなわち、例えば、ここで第一基板90、90aから一 時保持用部材91、91aでの離間したピッチの拡大率 を2 (n=2) とし、一時保持用部材91、91aから 第二基板95での離間したピッチの拡大率を2 (m= 2) とすると、仮に一度の転写で拡大した範囲に転写し ようとしたときでは、最終拡大率が2×2の4倍で、そ の二乗の16回の転写すなわち第一基板のアライメント を16回行う必要が生ずるが、本実施形態の二段階拡大 転写法では、アライメントの回数は第一転写工程での拡 大率2の二乗の4回と第二転写工程での拡大率2の二乗 の4回を単純に加えただけの計8回で済むことになる。 即ち、同じ転写倍率を意図する場合においては、(n+ m) 2=n2+2nm+m2であることから、必ず2n m回だけ転写回数を減らすことができることになる。従 って、製造工程も回数分だけ時間や経費の節約となり、 特に拡大率の大きい場合に有益となる。

[0075] なお、図13、図14に示した二段階拡大 転写法においては、素子92を例えば発光素子や液晶制 脚業子としているが、これに限定されず、他の素子例え ば光電変換素子、圧電素子、薄膜トランジスタ素子、薄 膜ダイオード素子、抵抗素子、スイッチング素子、微小 磁気素子、微小光学素子から選ばれた素子若しくはその 部分、これらの組み合わせなどであっても良い。

[0076] [開引き転写の他の例] 図15は図14の (a) と(b) で示した限引き転写の他の一例を示す図 である。限引き転写は転写った風板と転写する正とで行われ るが、転写朱の基板(部材) を大きなサイズとすること で、転写示の基板上に有る素子の全部を転写先の基板 (部材) に参助させることが可能である。

[0077] 図15は第一転写工程での拡大率3の場合 の例を示しており、第一基板90を単位とすると一時 保持用部材91cは3の二乗の9倍の面積を有する。こ のため転写元の基板である第一基板90c上に有る素子 92の全部を転写するために、全部で9回の転写が行われる。第一基板90c上にマトリクス状に配される素子 92を3×3のマトリクス単位毎に分けて、その中の1 つの素子92が一時保持用部材91cに順次転写されて 最終的に全体の素子92が転写される。

【0078】図15の(a)は第一基板90c上の素子 92の中3×3のマトリクス単位毎で第1番目の素子9 2が一時保持用部材91 cに転写されるところを模式的 に示しており、図15の(b)は3×3のマトリクス単 位毎で第2番目の素子92が一時保持用部材91cに転 写されるところを模式的に示している。第2番目の転写 では、第一基板90cの一時保持用部材91cに対する アライメント位置が図中垂直方向にずれており、同様の 間引き転写を繰り返すことで、素子92を離間させて配 置することができる。また図15の(c)は3×3のマ トリクス単位毎で第8番目の素子92が一時保持用部材 9.1 c に転写されるところを模式的に示しており、図1. 5の(d)は3×3のマトリクス単位毎で第9番目の素 子92が一時保持用部材91cに転写されるところを模 式的に示している。この3×3のマトリクス単位毎で第 9番目の素子92が転写された時点で、第一基板90 c には素子92がなくなり、一時保持用部材91cにはマ トリクス状に複数の素子92が離間された形式で保持さ れることになる。以降、図13、図14の(c)、

(d) の工程により、二段階拡大転写が実行される。 【0079】 [樹脂形成チップ] 次に、図16および図 17を参照して、一時保持用部材上で形成され、第二基 板に転写される樹脂形成チップについて説明する。樹脂 形成チップ100は、離間して配置されている素子10 1の周りを樹脂102で固めたものであり、このような 樹脂形成チップ100は、一時保持用部材から第二基板 に素子101を転写する場合に使用できるものである。 【0080】素子101は後述するような発光素子の例 であるが、特に発光素子に限らず他の素子であっても良 い。樹脂形成チップ100は略平板上でその主たる面が 路正方形状とされる。この樹脂形成チップ100の形状 は樹脂102を固めて形成された形状であり、具体的に は未硬化の樹脂を各素子101を含むように全面に塗布 し、これを硬化した後で縁の部分をダイシング等で切断 することで得られる形状である。略平板状の樹脂22の 表面側と裏面側にはそれぞれ電極パッド103、104 が形成される。これら電極パッド103、104の形成 は全面に電極パッド103、104の材料となる金属層 や多結晶シリコン層などの導電層を形成し、フォトリソ グラフィー技術により所要の電極形状にパターンニング することで形成される。これら電極パッド103、10 4は発光素子である素子101のp電極とn電極にそれ ぞれ接続するように形成されており、必要な場合には樹 脂102にピアホールなどが形成される。

[0081] ここで電極パッド103、104は樹脂形

成チップ100の表面側と裏面側にそれぞれ形成されて いるが、一方の面に両方の電極バッドを形成することも 可能であり、例えば薄膜トランジスタの場合ではソー ス、ゲート、ドレインの3つの電極があるため、電極バッド 103、104の位置が平板上ずれているのは、最終的 な配縁形成時に上側からコンタクトをとっても重ならな いようにするためである。電極バッド103、104の 形状も正方形に限定されず他の形状としても良い。

【0082】このような機能形成チップ100を構成することで、業子1010周りが機能102で機管は 単化によって構度は電機がド103、10個をお死できるとともに業子101に比べて広い領域に電極パッド103、104を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な危機が依く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド103、104を利用した記憶を行うことで、配線不良が未然に妨止せれる。

【0083】【祭光素子】図18に本実施形態で使用される素子の一例としての発光素子の構造を示す。図18の(a)が素子時面図であり、図18の(b)が平面図である。この発光素子はGaN系の発光ダイオードであり、たとえばサファイヤ基板上に結晶成長される素子である。このようなGaN系の発光ダイオードでは、基板を透過するレーザー開射によってレーザーアブレーションが生じ、GaNの窒素が気化する現象にともなってリアイヤ基板とGaN系の成長層の間の界面で限割がれた生じ、素子分離を容易なものにできる特徴を有してい

【0084】まず、その構造については、GaN系半導体層からなる下地成長層111上に選択成長された六角 総形状のGaN層112所成されている。なお、下地 成長層111上には図示しない終縁設が存在し、六角錐 形状のGaN層112はその縁機関にした部分に 12は、成長時に使用されるサファイヤ基板の主面をC面 とした場合にS面(1-101面)で競われたビラミッ 型型の成長層であり、シリコンをドープさせた領域であ る。このGaN層112の傾斜したS面の部分はダブル ペテロ構造のウラッドとして機能する。GaN層112 何斜くしたので表した。GaN層112の傾斜したS面の部分はダブル ペテロ構造のクラッドとして機能が直に関する31 In GaN層 113が形成されており、その外側にマグネシウムドー ブのGaN層114やクラッドとして機能する。

【0085】 このような発光ダイオードには、p電極1 15とn電極116が形成されている。p電極115は マグネシュームドーブのGaN層114上に形成される Ni/Pt/AuまたはNi(Pd)/Pt/Auなど の金属材料を蒸着して形成される。n電極116は前述 の図示しない絶縁腰を開口した部分でTi/Al/Pt /Auなどの金属材料を蒸着して形成される。なお、図 20に示すように下地成長層 111の裏面側からn電極 取り出しを行う場合は、n電極116の形成は下地成長 届1110表面側には不要となる。

【0086】 このような構造のGaN系の発光ダイオードは、青色発光も可能な素子であって、特にレーザーアブレーションよって比較的簡単にサファイヤ基板から剥離することが選択的に開射することで選択的な剥離が実現される。なお、GaN系の発光ダイナードとしては、平板上や帯状に活性脂が形成される構造であっても良く、上端部にC面が形成された角維構造のものであっても良く、また他の遅化物系発光素子や化合単半球体素子などであっても良い。

【0087】 [発光素子の配列方法] 次に、図19から 図21までを参照しながら、発光素子の配列方法につい で説明する。発光素子は図18に示したGaN系の発光 ダイオードを用いている。

【0088】 先ず、図19に示すように、第一基板12 口の主面上には複数の発光ダイオード122が下りク ス状に形成されている。発光ダイオード122の大きさ は約20µm程度とすることができる。第一基板121 イオード122に照射するレーザの波長の透過率の高い材 料が用いられる。発ゲイオード121には電量ない では形成されているが最終的な配線は未だなされてお らず、東千間分離の第1229が形成されていて、個々 の発光ダイオード12は分離できる状態にある。この 領1229の形成は倒えば反応性イオンエッチングで行 う。このような第一基板121トを図19に示すように一 う。このような第一基板121トを図19に示すように一 う。このような第一基板121トを図19に示すように一 う場保用部移123に対域でで選択的な生命を行う。

【0089】一時保持期終村123の第一基板121に 切約時する面には剥離層124と接着剤層125分2層に なって形成されいる。ことで一時保持用部材121の 例としては、ガラス基板、石英ガラス基板、プラスチック 基板などを用いることができ、一時保持用部材121 上の剥爛層124の例としては、フッ素コート、シリコ 一ン橋版、水溶性接着剤(例えばPVA)、ボリイミド などを用いることができる。また一時保持用部材123 などを用いることができる。また一時保持用部材123 な機着削削125としては紫外線(UV) 硬化型接着 剤、熱硬化性接着剤、熱可塑性接着剤のいずれかからな る層を用いることができる。一例としては、一時保持 が割材123とに石英ガラス基板を用い、剥削125 としてボリイミド膜4μmを形成後、接着削削125 してびリイミド膜4μmを形成後、接着削削125 してのV硬化型接着削を約20μmで定途中する。

は、硬化した領域125sと未硬化領域125yが混在するように調整され、未硬化領域125yに選択転写にかかる発光ダイオード122が位置するように位置合わせされる。硬化した領域125sと未硬化領域125y

が混在するような調整は、例えばUV啶化型接着剤を雷 光機にて選択的に200μmピッチでUV雷光し、発光 ダイオード12を転写するところは未極化でそれ以外 は硬化させてある状態にすれば良い。このようなアライ メントの後、その位置の発光ダイオード12をレーザーにて第一基係121の東面がら原射して発光ダイオード122を第一基板121からレーザーアブレーションを利用して割離する。GaN系の発光ダイオード12とサファイヤとの界面で金属のGaと室架に分解することから、比較的簡単に剥離できる。照射するレーザーとしてはエキシマレーザー、高調波YAGレーサーなどが用いられる。

【0091】このレーザーアブレーションを利用した剥 離によって、選択照射にっかる発光ダイオード122は GaN層と第一基板121の界面で分離し、反対側の接 着削層125の未硬化領域125vに発光ダイオード1 22のp電極部分を突き刺すようにして転写される。他 のレーザーが照射されない領域の発光ダイオード122 については、対応する接着剤層125の部分が硬化した 領域125gであり、レーザーも照射されていないため に 一時保持用部材123側に転写されることはない。 なお、図19では1つの発光ダイオード122だけが選 択的にレーザー照射されているが、nピッチ分だけ離間 した領域においても同様に発光ダイオード122はレー ザー照射されているものとする。このような選択的な転 写によっては発光ダイオード122第一基板121上に 配列されている時よりも離間して一時保持用部材123 上に配列される。

【0092】次に、選択的な発光ダイオード122の第

一基板121から一時保持用部材123への転写を行っ

たところで、図20に示すように未硬化領域125yの 接着剤層125を硬化させて発光ダイオード122を固 着させる。この硬化は熱や光などのエネルギーを加える ことで可能である。発光ダイオード122は一時保持用 部材123の接着剤層125に保持された状態で、発光 ダイオード122の裏面がn電極側(カソード電極側) になっていて、発光ダイオード122の裏面には樹脂 (接着剤) がないように除去、洗浄されているため、電 極パッド126を形成した場合では、電極パッド126 は発光ダイオード122の裏面と電気的に接続される。 【0093】接着剤層125の洗浄の例としては酸素ブ ラズマで接着剤用樹脂をエッチング、UVオゾン照射に て洗浄する。かつ、レーザーにてGaN系発光ダイオー ドをサファイヤ基板からなる第一基板121から剥離し たときには、その剥離面にGaが析出しているため、そ のGaをエッチングすることが必要であり、NaOH水 溶液もしくは希硝酸で行うことになる。その後、電極パ ッド126をパターニングする。このときのカソード側 の電極パッドは約60μm角とすることができる。電極 パッド126としては透明電極(ITO、ZnO系な

ど)もしくはTi/A1/Pt/Auなどの材料を用いる。透明電極の場合は発光ダイオードの裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。

【0094】図21は一時保持用部材123から発光ダ イオード122を第二の一時保持用部材127に転写し て、アノード電極 (p電極) 側のビアホール130を形 成した後、アノード側電極パッド129を形成し、樹脂 からなる接着剤層125をダイシングした状態を示して いる。このダイシングの結果、素子分離溝131が形成 され、発光ダイオード122は素子ごとに区分けされた ものになる。素子分離溝131はマトリクス状の各発光 ダイオード122を分離するため、平面パターンとして は縦横に延長された複数の平行線からなる。素子分離溝 131の底部では第二の一時保持用部材127の表面が 臨む。第二の一時保持用部材127上には剥離層128 が形成される。この剥離層128は例えばフッ素コー ト、シリコーン樹脂、水溶性接着剤(例えばPVA)、 ポリイミドなどを用いて作成することができる。第二の 一時保持用部材127は、一例としてプラスチック基板 にUV粘着材が塗布してある、いわゆるダイシングシー トであり、UVが照射されると粘着力が低下するものを 利用できる。一時保持部材127の裏面からエキシマレ 一ザを照射する。これにより、例えば剥離層124とし てポリイミドを形成した場合では、ポリイミドと石英基 板の界面でポリイミドのアプレーションにより剥離が発 生して、各発光ダイオード122は第二の一時保持部材 127側に転写される。 【0095】このプロセスの例として、第二の一時保持

田部材127の表面を酸素プラズマで発光ダイオード1 22の表面が露出してくるまでエッチングする。まずビ アホール130の形成はエキシマレーザ、高調波YAG レーザ、炭酸ガスレーザを用いることができる。このと き、ビアホールは約3~7 µmの径を開けることにな る。アノード側電極パッドはNi/Pt/Auなどで形 成する。ダイシングプロセスは通常のブレードを用いた ダイシング、20μm以下の幅の狭い切り込みが必要な ときには上記レーザを用いたレーザによる加工を行う。 その切り込み幅は画像表示装置の画素内の樹脂からなる 接着剤層125で覆われた発光ダイオード122の大き さに依存する。一例として、エキシマレーザにて幅約4  $0 \mu m$ の満加工を行い、チップの形状を形成する。 【0096】次に、機械的手段を用いて発光ダイオード 122が第二の一時保持用部材127から剥離される。 図22は、第二の一時保持用部材127上に配列してい る発光ダイオード122を吸着装置133でピックアッ プするところを示した図である。このときの吸着孔13 5は画像表示装置の画素ピッチにマトリクス状に開口し ていて、発光ダイオード122を多数個、一括で吸着で [0097] 図23は発光ダイオード122を第二基板 140に転写するところを示した図である。第二基板1 40に装着する際に第二基板140にあらかじめ接着剤 層136が塗布されており、その発光ダイオード122 下面の接着削層136を硬化させ、発光ダイオード12 2を第二基板140に固着して配列させることができ る。この装着時には、吸着装置133の吸着チャンバ1 34が圧力の高い状態となり、吸着装置133と発光ダ イオード122との吸着による結合状態は解放される。 接着削層 1 3 6 は U V 硬化型接着剤、熱硬化性接着剤、 熱可塑性接着剤などによって構成することができる。発 光ダイオード122が配置される位置は、一時保持用部 材123、127上での配列よりも離間したものとな る。そのとき接着剤層136の樹脂を硬化させるエネル ギーは第二基板 1 4 0 の裏面から供給される。 U V 硬化 型接着剤の場合はUV照射装置にて、熱硬化性接着剤の 場合はレーザにて発光ダイオード122の下面のみ硬化 させ、熱可塑性接着剤場合は、同様にレーザ照射にて接 着剤を溶融させ接着を行う。

【0098】また、第二基板140上にシャドウマスクとしても機能する電極面137を配設し、特に電極層137を配設し、特に電極層37の画面的の表面すなわち当該画像表示技能を見る人がいる制の面に黒クロム層138を形成する。このようにすることで画像のコントラストを向上させることができると共に、黒クロム層138でのエネルギー吸収率を高くして、選択的に照射されるピーム153によって接着削層136が早く硬化するようにすることができる。この転写時のUV照射としては、UV硬化型接着剤の場合は約1000円/cm<sup>2</sup>を照射する。

[0099] 図24はRGBの3色の発光ダイオード1 22、141、142を第二基板140に配列させ絶縁 層139を塗布した状態を示す図である。図22および 図23で用いた吸着装置133をそのまま使用して、第二基板140にマウントする位置をその色の位置にずら すだけでマウントすると、画素としてのピッチは一定の まま3色からなる画素を形成できる。終練層139としては時間よれまり接着制、UV機化型整着別、ボリイミ ドなどを用いることができる。3 色の発光ダイオード1 2 2、141、142は必ずしも同じ形状でなくとも良い。図24では赤色の発光ダイオード141が六角錐の GaN層を有しない構造とされ、他の発光ダイオード1 2 2、142とその形状が異なっているが、この段階で は各発光ダイオード122、141、142は既に樹脂 形成チップとして樹脂からなる接着刺層125で覆われ ており、柔子構造の違いにもかかわらず同一の取り扱い が実現される、

【0100】図25は配線形成工程を示す図である。絶 緑層139に開口部145、146、147、148、 149、150を形成し、発光ダイオード122、14 1、142のアノード、カソードの電極パッドと第二基 板140の配線用の電極層137を接続する配線14 3、144、151を形成した図である。このときに形 成する開口部すなわちビアホールは発光ダイオード12 2、141、142の電極パッド126、129の面積 を大きくしているのでビアホール形状は大きく、ビアホ ールの位置精度も各発光ダイオードに直接形成するピア ホールに比べて粗い精度で形成できる。このときのピア ホールは約60 um角の電極パッド126、129に対 し、約 $\phi$ 20 $\mu$ mのものを形成できる。また、ピアホー ルの深さは配線基板と接続するもの、アノード電極と接 続するもの、カソード電極と接続するものの3種類の深 さがあるのでレーザのパルス数で制御し、最適な深さを 開口する。その後、保護層を配線上に形成し、画像表示 装置のパネルは完成する。このときの保護層は図25の 絶縁層139と透明エポキシ接着剤などの同様の材料が 使用できる。この保護層は加熱硬化し配線を完全に覆 う。この後、パネル端部の配線からドライバーICを接 続して駆動パネルを製作することになる。

【0101】上述のような発光素子の配列方法において は、一時保持用部材123に発光ダイオード122を保 持させた時点で既に、素子間の距離が大きくされ、その 広がった間隔を利用して比較的サイズの電極バッド12 6、129などを設けることが可能となる。それら比較 的サイズの大きな電極パッド126、129を利用した 配線が行われるために、素子サイズに比較して最終的な 装置のサイズが著しく大きな場合であっても容易に配線 を形成できる。また、本実施形態の発光素子の配列方法 では、発光素子の周囲が硬化した接着剤層125で被覆 され平坦化によって精度良く電極パッド126, 129 を形成できるとともに素子に比べて広い領域に電極パッ ド126, 129を延在でき、次の第二転写工程での転 写を吸着治具で進める場合には取り扱いが容易になる。 また、発光ダイオード122の一時保持用部材123へ の転写には、GaN系材料がサファイヤとの界面で金属 のGaと窒素に分解することを利用して、比較的簡単に 剥離できる。

【0102】 [液晶制御素子の配列方法] 次に、図26

から図31までを参照しながら、液晶制御素子の配列方 法について説明する。液晶制御素子とは、本実施形態に おいて具体的には、最終製品として液晶パネルを形成し た際に液晶の配向状態を制御する薄膜トランジスタであ を

[0103] 先ず図26に示すように、石英ガラス基核 などの第一基板161上にアモルファスシリコン膜162が形成される。このアモルファスシリコン膜162核の工程で犠牲となる剥削板である。このアモルファスシリンと以りン膜162上には下地除機関としてシリンでは、以りコン膜162上には下地を増加した。 薄膜トランジスタ164かでトリクス状に密に形成される。 薄膜トランジスタ164かでトリクス状に密に形成される。 薄膜トランジスタ 164はポリシリンと膜にゲート酸化原、ゲート電極を形成して、ポリシリコン膜にゲート酸化原、ゲート電極を形成して、ポリシリコン膜にゲース・ドレイン管域を形成して、ポリシリコン膜にゲースをグロデ法によって素子が開きれており、例えば反応性イオンエッチングなどの方法によって素子が開わる流がモルファスシリコン関係1620一部を整置する程度に形成される。

【0 1 0 4】次に図2 7に示すように、このような第一 基板 1 6 1 を一時保持用部材 1 6 5 に対峙させて選択的 な転写を行う。一時保持用部材 1 6 5 の第一基板 1 6 1 に対峙する面には剥離間 1 6 6 と接着刺淵 1 6 7 が 2 層 になって形成されている。ことで一時保持用部材 1 6 5 の例としては、ガラス基板、石英ガラス基板、プラスチック基板などを用いることができ、一時保持用部材 1 6 5 上の剥腿周 1 6 6 の例としては、フッ第二十 1 、シリ コーン樹脂、水溶性接着刺(例えば P V A )、ボリイミ ドなどを用いることができる。また一時保持用部材 1 6 5 の接着制層 6 7 としては紫外線(U V)硬化型接着 刺、熱硬化性接着剤、熱可塑性接着剤のいずれかからな る層を用いることができる。

【0 1 0 5 】 一時保持用部材 1 6 5の接着削削 1 6 7 は、硬化した領域 1 6 7 y 5 と未硬化領域 1 6 7 y が混なするように領域 1 6 7 y に選択転写にかかる薄限トランジスタ 1 6 4 が位置するように位置合わせされる。硬化した領域 1 6 7 y 5 と未硬化領域 1 6 7 y が混在するような到盤は、例えば U V B(代型機 着剤を露光機にて選択的に露光し、薄限トランジスタ 1 6 4 を 転写するところは未硬化でそれ以外は硬化させてある状態にすれば良い。このようなアライメントの後、その位置の薄膜トランジスタ 1 6 4 を 9 本級 1 6 1 からレーザーアプレーションを利用して剥離 3 を 照射するレーザーとと「てはエキシマレーザー、高 3 調波 Y A G レーザーをとが用いられる。

【0106】 このレーザーアブレーションを利用した剥離によって、選択限制にかかる薄膜トランジスタ164 は反対側の接着剥層167の未硬化領域167 yに転写 される。他のレーザーが照射されない領域の薄膜トラン ジスタ164については、対応する接着剥磨167のポ 分が硬化した領域167°8であり、レーザーも照射されていないために一時保持用部材165側に転写されることはない。なお、図27では1つの薄限トランジスタ164だけが選択的にレーザー照射されているが、ロピッチ分だけ離間した領域においても同様に薄膜トランジスタ164はレーザー照射されて転写されているものとする。このような選択的な転撃によって薄膜トランジスタ164は第一基板161上に配列されている時よりも離間して一時候持用部材165上に配列される。

第一基板161から一時保持用部材165への転写を行 ったところで、図28に示すように未硬化領域167v の接着剤層167を硬化させてを固着させる。この硬化 は熱や光などのエネルギーを加えることで可能である。 薄膜トランジスタ164は一時保持用部材165の接着 剤層167に保持された状態で、確実に保持される。 【0108】図29に示すように、次に一時保持用部材 165から第2の一時保持用部材168に薄膜トランジ スタ164を転写する。第2の一時保持用部材168は 薄膜トランジスタ164の薄膜半導体層側を第二基板上 に載せるために使用され、特に薄膜トランジスタ164 の表裏が問題とならない場合には、第2の一時保持用部 材168は使用しなくとも良い。一時保持用部材165 から第2の一時保持用部材168に転写される場合に は、個々の薄膜トランジスタ164で分離できるよう に、分離溝167gが形成される。分離溝167gの底 部は剥離層166まで至っている。または、分離溝16 7 gは剥離層166も分離する。

[0109] この剥離層166で剥離させることで、に 時保持用部材165から第2の一時保持用部材168が 薄膜トランジスケ164を変更し図30)、続いて、 図示しない吸着手段によって第二基板上に離間しながら 板写する(第二部年程)。この工程は前述の発光構築 の配列方法における図22によって示す工程

10110] 最後に、図31に示すように、ガラス基板や透明プラスチック基板をどの第二基板176上に、薄膜トランジス9164を開間して形成し、ゲート電極線とソース電極、ドレイン電極を形成して、薄膜トランジスタ164のソース、ドレインと接続する。その上に透明電極限172、配向膜173を形成し、反対側には対り高基板169とその表面に透明電極限175、配向膜174を形成したものを対峙させ、液晶を対入して液晶パネルを作成する。第二基板176上の薄膜トランジスタ164は液晶の制御素子として機能する。第二基板176上の薄膜トランジスタ164は液晶の制御素子として機能とある。第二基板176上の薄膜トランジスタ164に液間では、第二基板176上で筒膜トランジスタ164で高端に大阪等によって十分に傾間されており、第一板写工程と第二板写工程のそれぞれで離間した転写が行われる。本実施形態の上段階拡大転寄法では、同し転写信率を意図する場合においては、第一板写工程と第二板写工

倍、m倍とすると、1回でそれだけ拡大する場合に比べて、(n+m)2=n2+2nm+m2であることから、必ず2nm回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。

[0111] ところで、発光ダイオードなどの発光素子 をマトリクス状に配列して素子を構成した画像表示装置 を製造する場合、配線用基板上に個々の発光素子を実装 して製造する装置がいくつか知られている。

【0112】図32は発光ダイオードの実装形態とし て、特許第2895566号の明細書および図面に開示 される発光ダイオードである。この素子は同一面側に正 負一対の電極部を有するいわゆるフリップチップ方式の 発光ダイオードの例であり、リードフレーム200は間 隔を隔てて並列に配設された正負一対の電極を形成する リード部材201、206により構成されている。両リ ード部材201、206にはそれらの先端部202、2 07に発光チップ190を載置する平坦部203、20 8が形成されている。また、平坦部203、208に続 く側周面にはそれら平坦部203、208から外側に傾 斜して反射部204、209が一体的に形成されてい る。GaN青色発光チップである発光チップ190の各 電極部分ははんだバンプ205を介して負極となるリー ド部材201および正極となるリード部材206にそれ ぞれ接合されている。

【0 1 1 3 】 図 3 3 は特開平9 - 2 9 3 9 0 4 号公報に おいて説明されるチップタイプ L E 10 ( 発光ダイオー ド) の例を示す。これは塚電陽を形成した砂線性のセラ ミックス支持部材2 1 1 の上に L E D 素子 2 1 3 を載置 し、 L E D 素子 2 1 3 の電極 2 1 4 と電極端子 2 1 2 を マイヤー 2 1 5 でワイヤーボンディングし、4 ャビティ 一内に封止樹脂 2 1 6 を満たして固化した構造を有す

[0114] 図34は同じく特開平9-293904号 ショックスの支持部材221に一対の電極端子222が形成されており、LED素子223の表面の一対の電極 よっくスの支持部材221に一対の電極端子222が形成されており、LED素子223の表面の一対の電極2 24は基準性のみう材225によりフリップチップ接続 されている。LED素子223はセラミックス支持部材 と推固に接着させるためにLED素子2支持体の隙間に 対止機構2をはそれている。

[0115] しかしながら、このような発光ダイオードをマトリクス状に配列して画像表示装置を製造する場合、発光ダイオードを個別にバッケージに収納してから、平面型画像表示装置などへの組み立てのためにアレイ状に複数の発光ダイオードを並べて実装する必要が生じている。 LEDチップはウエハの状態から個々のチップ毎にダイシングされ、それぞれバッケージに封止されるために、1個のLEDチップはベアチップの状態でサブミリ角の大きさであり、バッケージに収納した状態で

は数ミリ程度のサイズがある。その結果、一画素の大き さも大きくなって解像度が低下してしまい、高精硬で小 型の画像表示技聞は容易には組み立てられないものとさ れていた。また、発光ダイオードがGaN系の窒化物半 導体である場合、通常サファイヤ基板上に発光ダイオー ドを形成するため、パッケージはサファイヤ基板の厚み よりも厚い厚みになっていた。

[0116] そこで、高精細な画像表示を可能とし、しかも短時間で製造でき且つ製造プロセス上のコストも削減可能である発光素子の実装方法について説明する。 [0117] 例1

図35は発光素子の実装方法を工夫した画像表示装置の 一例を示す要語助面図である。本例の画像表示装置は、 図35に示すようにフルカラー対応のカラー開発表示装置は 置231であり、個々の発光素子として赤、緑、青のそ れぞれの発光が可能な発光ダイオードをマトリクス状に 配列したものである。

【0118】本例の画像表示装置231においては、ガラス基板もしくはプラスチック基板からなる配納用基板 240の路板主面241には、あらかじめ所密の配線バターンを有して形成された配線層247、248が形成されている。ここで配線層247、248が形成されている。ここで配線層247は「電磁に信号を供給するための配線であり、配線層247は「電磁に信号を供給するための配線である。これら配線層247、248の一方は共通けするとともできる。

【0 1 9】配線層 2 4 8 上には、結晶成長等の状態とは倒電して配設された結晶成長層 2 4 3 4 4 分 7 電機 2 4 4 を介して配されている。結晶成長層 2 4 3 4 後述するように、選択成長によってマスク層の窓部を介し、倒置されて上側に位置してなる下地成長層 2 4 3 から成長した層である。この結晶成長層 2 4 3 はウルツ塩型の結晶構造を有する型化物半導体材料であるシリコンドーブの6 8 N層を材料とし、その傾射に分側面が5回 (1 - 1 0 1 面) で獲われた六角鎖形状を呈する。また、図3 5 は断面図であるため、結晶成長層 2 4 3 の断面は倒置した略正三角形形状となる。

[0120] この結晶成長層 243には活性層を n型半 導体層と p型半導体層で挟んだ最光領域が形成される 活性層は側置した大角磐形状の最外郭近くに形成される。本例では、関接する発光素子の活性層のパンドギャ ップエネルギーは異なっていて、それぞれ赤色、緑色、 青色のいずれかの発光色に対応したものとなっている が、その他の構造や寸法はほぼ同一である。

[0121] 六角錐形状の結晶成長層243は結晶成長 時の向きと比べて基板主面の法線方向において上下逆と なるように配線用基板240上に実装される。従って、 六角錐形状の底面が丁度上面となり、上面が光の取出し 側となる。詳しくは、六角錐形状の結晶成長限243は 結晶成長時に用いられる図示しないマスク層の窓部を介 して下地成長層245とつながっており、そのマスク層 の窓部がそのまま光の取出し口となる。

【0122】下地成長層245は選択成長の種層として 機能するが、マスク層の窓部を介して結晶成長層243 とも接続して下地成長層245の平坦な上面は光取出し 面250としても利用される。さらに下地成長層245 はn電極側の配線の一部としても機能し金属層からなる n電極249と結晶成長層243の間の電流経路とな る。 n 雷極249は発光素子の倒置によって下地成長層 245の下部に位置するが、結晶成長層243がn電極 249よりは大きく成長した層であることから、n電極 249の下部のバンブ246を形成して、結晶成長層2 43と高さを合わせるようにしている。 バンプ246は メッキ工程などを利用して形成される接続部であり、電 解もしくは無電解によりCu、Niなどのパンプを約1 0 ミクロンの高さで形成したものであり、その表面は酸 化防止のために約0. 1ミクロンのAuメッキが施され ている。パンプ246の下部は実装時に基板主面241 上に配設された配線層247に接続する。

[0123] バンブ246の周囲や配線層247、24 8の周囲、さらには結晶成長層243の周囲には素子の 機能の上では空隙部が形成されるが、その空隙部は本例 の画像表示装置では熱硬化接着剤や紫外線硬化型接着剤 などの接着剤からなる接着剤層242で飛填される。

[0124]図36は本例の画像表示装置に実装される個々の発光ダイオードを示す図であり、(A)が素子の 断面図であり、(B)が素子の上面図である。図35に 示した画像表示装置では複数の配列される発光ダイオー ドがそれぞれ倒置されて実装されるため、図36のもの とは基板主面の法様方向において上下逆となる。

[0 1 2 5] ここで図3 6 に示す発光ダイオードについて説明すると、配線用基板 2 4 0 とは異なる例えばサフィヤ基板などの成長用基係を用い、好ましくは下地成長層 2 4 5 上に六角錐形状または六角台形形状の結晶成長層 2 4 3 を形成するのに選択成長法が用いられる。結成長層 2 4 3 を選択成長によって形成する場合、容易に結晶成長層 2 4 3 は基株主面に対して傾斜した例えばS面などの傾斜結晶面を有した構造を呈する。特にS面はC+面の上に選択成長した際に見られる安定面であり、比数約4巻すい面であって六方晶系の運搬数では

(1, -1, 0, 1) 面である。このS面について、窒 化ガリウム系化合物半導体で結晶層を構成した場合し、 いる面でのボンド数は競を多いものとなる。従って、 実効的にレノIII 比が上昇することになり、税層構造の 結晶性の向上に有利である。また、基板と異なる方位に 成長すると基板から上に伸びた転位が曲がることもあ り、欠陥の低減にも有利となる。

[0126] ここで結晶成長層243は、第1導電型 層、活性層251、及び第2導電型層252からなる発 光鎖域を形成可能な材料層であれば良く、特に限定され るものではないが、その中でもウルツ鉱型の結晶構造を 有することが好ましい。このような結晶層としては、例 えば I I I 族系化合物半導体やBe Mg Zn Cd S系化 合物半導体、BeMgZnCdO系化合物半導体を用い ることができ、更には窒化ガリウム(GaN)系化合物 半導体、窒化アルミニウム(AIN)系化合物半導体、 窒化インジウム (InN) 系化合物半導体、窒化インジ ウムガリウム (InGaN) 系化合物半導体、窒化アル ミニウムガリウム (A I G a N) 系化合物半導体を好ま しくは形成することができ、特に窒化ガリウム系化合物 半導体などの窒化物半導体が好ましい。なお、本発明に おいて、InGaN、AIGaN、GaNなどは必ずし も、3元混晶のみ、2元混晶のみの窒化物半導体を指す のではなく、例えばInGaNでは、InGaNの作用 を変化させない範囲での微量のAI、その他の不純物を 含んでいても本発明の範囲であることはいうまでもな い。

【0127】この結晶層の選択成長方法としては、種々 の気相成長法を挙げることができ、例えば有機金属化合 物気相成長法 (MOCVD (MOVPE) 法) や分子線 エピタキシー法(MBE法)などの気相成長法や、ハイ ドライド気相成長法(HVPE法)などを用いることが できる。その中でもMOCVD法によると、迅速に結晶 性の良いものが得られる。MOCVD法では、Gaソー スとしてTMG(トリメチルガリウム)、TEG(トリ エチルガリウム)、AIソースとしてはTMA(トリメ チルアルミニウム)、TEA(トリエチルアルミニウ ム)、Inソースとしては、TMI(トリメチルインジ ウム)、TEI(トリエチルインジウム)などのトリア ルキル金属化合物が多く使用され、窒素源としてはアン モニア、ヒドラジンなどのガスが使用される。また、不 純物ソースとしてはSiであればシランガス、Geであ ればゲルマンガス、MgであればCp2Mg(シクロベ ンタジエニルマグネシウム)、ZnであればDEZ(ジ エチルジンク)などのガスが使用される。MOCVD法 では、これらのガスを例えば600°C以上に加熱され た基板の表面に供給して、ガスを分解することにより、 InAIGaN系化合物半導体をエピタキシャル成長さ せることができる。

【0 1 2 8】具体的な選択成長法としては、下地成長層 2 4 5 の上に薄いマスク層を形成し、そのマスク層を展 初的に開口して緊領域を形成することでも、選択成長が 可能である。マスク層は例えば酸化シリコン層或いは窒 化シリコン層によって構成することができる。窓領域は マスク層に形成される開口部であり、例えば八角形とす ることができるが、他の形状、たとえば円形状、正方状 、三角形状、矩形状、菱形、楕円形状およびこれらの 変形形状などの種種の形状にすることができる。マスク 層の窓領域からの選択成長では、横方向に結晶成長が進 おことから、雪線転位をの選択成長では、横方向に結晶成長が進 おことから、雪線転位を如える利当も生ぎる。

【0129】本発明の画像表示装置に用いられる発光ダ

イオードにおいては、活性層251は傾斜した結晶面に 平行な面内に延在され且つ第1場電局と第2場電局 屋 区に挟まれた構造とされる。活性層252は結晶成長層 243に形成されるが、結晶成長層243に形成される とは、結晶成長層243に対して半導体層を積層する場 合と、結晶成長層の内部や表面の形成する場合の両方を 今か

【0130】第1導電型はp型又はp型のクラッド層で あり、第2導電型はその反対の導電型である。例えば結 晶成長層をシリコンドープの窒化ガリウム系化合物半導 体層によって構成した場合では、n型クラッド層をシリ コンドープの窒化ガリウム系化合物半導体層によって構 成し、その上に In Ga N層を活性層 251 として形成 し、さらにその上にp型クラッド層としてマグネシウム ドープの窒化ガリウム系化合物半導体層を形成してダブ ルヘテロ構造をとることができる。活性層251である InGaN層をAIGaN層で挟む構造とすることも可 能である。また、活性層251は単一のバルク活性層で 構成することも可能であるが、単一量子井戸(SQW) 構造、二重量子井戸(DQW)構造、多重量子井戸(M QW) 構造などの量子井戸構造を形成したものであって も良い。量子井戸構造には必要に応じて量子井戸の分離 のために障壁層が併用される。活性層251をInGa N層とした場合には、特に製造工程上も製造し易い構造 となり、素子の発光特性を良くすることができる。さら にこのInGaN層は、窒素原子の脱離しにくい構造で あるS面の上での成長では特に結晶化しやすくしかも結 品性も良くなり、発光効率を上げることが出来る。

[0131] 結晶成長層243上に形成されるP電機244は活性理251に電流を注入するための価値であるが、本例においては、傾斜した結晶面を有する傾斜結晶面の表面に接着されて、最終的には発光ダイオード素子自体が側置されるそとから、P電艦244上向きに開いた反射膜としても機能し、発光ダイオード素子自体が側置される構造から光取出し効率の向上を図ることができる。

(0132) 本例の画像表示返園においては、各発光ダイカード来子が結晶成長時とは倒置されて配線用基板240上に配脱される。この時、平坦な下地成長間245の上面が結晶成長間243の光世間251からの光の光助出し面260として機能に、9電極244の反射膜としての機能も手伝って光取出し効率を高くすることができる。結晶成長間243は近光成長による六角館形状を有するが、「階位249所以たりで246が配設されており、発生した光の光取出し面250として機能する表学毎の下地成長層245をほぼ面一にすれち水平に同じ高さに使ってとができ、さらに接着剤242で周囲を固めることで結晶成長層243などが傾いてしまうよう性間医土条状に防止できる。

【0133】各発光ダイオード素子は素子完成後に実装

されるため、たとえば欠陥のある素子を実験しないよう ですることで、画像表示装置の全体に歩留まりは向上す る。また、バンプ246によって素子は正身一対の電極 が配線用基板240側に集められた構造になり、電極が 形製出しのための面積を設することもない、の点から 本例の画像表示装置は高精細なカラー表示が可能であ り、製造プロセス上も選択成長の利点を巧妙に取り込ん だものとなっている。

[0134] なお、本例の順係表示該国において、「電 価名 49やパンプ 246などは隣接するダイオード間で 共通としても良く、また、下地成長層 245は隣接する 素子間で共通で分離されていない構造であっても良い。 また、本例では、画像表示装面はカラー表示であるとし たが、2色表示の装置や、RGB以外の発光色の組み合 わせにかかる画像表示装置であっても良い、また、各ダ イオードを駆動するための選択トランジスタなどを配線 用基板 240上に配するととも可能である。

[0135] また、本例において素子は、接状素子として説明したが、これに限定されずに、基板上に倒置される素子はトランジスタやその他の半導体業子であっても良く、このような素子を配した素子実装基板を構成し、後の工程で開像表示装置やその他の半導体装置を完成させても良い。

[0136]例2

日0137] 本例の画像表示技術においては、P電極2 64、n電極265がパンプ266、267に接続さ れ、光を発生させる結晶成長層263を水平に同じ高さ に保つことができ、さらに接着剤層262で周囲を固め ることで結晶成長層263などが傾いてしまうような問 動も未然に防止できる。また、各兇光ダイナド案子は 素子完成後に実験されるため、たとえば欠陥のある素子 を実装しないようにすることで、画像表示装置の全体に が留まりは向上する。また、パンプ266、267によ って素子は正負一対の電極が耐酸用基板260側に集め られた構造になり、電極が光取出しのための面積を減ず ることもない。この点から本実施例の画像表示装置は高 精細なカラー表示が可能である。

#### [0138]例3

本例は例1の画像表示装置の製造方法の例であり、図3 8乃至図46を参照しながらその工程順に説明する。

【0139】図38に示すように、C面を主面とするサ ファイヤ基板からなる成長用基板270が使用され、そ の成長用基板270上に低温と高温のバッファ層などか らなる下地成長層271が形成され、その下地成長層2 7.1 を覆ってシリコン酸化膜または窒化膜からなるマス ク層が形成され、そのマスク層には結晶成長させる領域 に対応して窓領域が形成される。次いで、窓領域からの 選択成長による結晶成長から側面が傾斜したS面で覆わ れた六角錐形状の結晶成長層272が得られ、この結晶 成長屋272に図示しない第1導電層、活性層、および 第2導電層が形成され、さらに、p電極273が例えば Ni/Pt/Auなどの多層金属膜によって構成され、 n電極274が例えばTi/AI/Pt/Auなどの多 層金属膜によってマスク層を開口した部分に形成され る。p電極273は例えば蒸着によって形成されるが、 他方のn 電極274はリフトオフなどの手法を用いて形 成される。

[0140]でのようにり電極273と10電極274を 形成した後、成長用基板270上の下地成長層271は 来子毎に分離される。この来子毎の分離には例以ば反応 性イオンエッチングが用いられる。各来子のテップサイ ズについて、例示すると、来子自体は例えば20ミクロ ン角程度のサイズであるが、チップのピッチは約25ミ クロン程度となる。

[0141] 次に、成長用基板270の全面にレジスト 屋275を形成し、この時のレジスト層275の厚みを p電極273の頁点部分の張さと同程度とする。次いで レジスト層275の前記1電極274に対応した領域を 閉口し、図39に示すように開口部276を当該レジス ト層275に形成して底部に前記1電極274を踏ませる。

【0142】レジスト層275の開口部276に、パン グ277をメッキ工程などを利用して形成する。すなわ ち、このパンプ277はメッキ工程などを利用して形成 される接続部であり、電解もしくは無電解によりCu、 Niなどのパンプを約102ラロンの高さで形成したも のであり、その表面は酸化防止のために約0、1ミクロ ンのAuメッキが施されている。メッキパンプ277の 形成後、図40に示すように、レジスト層275が除去 なわる。

【0143】レジスト層275の除去後、図41に示す ように、例えばガラス基板などによって構成される転写 用基板280上に転写材278が途布されたものを用意 し、先のパンプ277を形成した成長用基板270を転 写用基板280に対向させる。ここで転写材278は駐着材などであり、次に限制されるレーザー光の波していません。 フォリー・サールでの次の低い材料が好ましい。これはレーザー光によるアブレーションが低く、分離した発光素子の位置精度を収2800全面同士を対向させたところで、成長用基板270の裏面すなわち発光素子の裏面からドドドエキシェレーザーボルは三倍波760レーザー大を照射する。このレーザーだのに対しまって下地成長度271と成長用基板270の界面には、顕素が発生し、発光がイイードは来子と分離される。

【0144】にのレーザー光の照射によって分離された 各発光ダイオードは、図42に示すように、転写42に 8に埋められながら転写用版280に一時時に保持さ れる。このとも、丁度、成長用基板270が影がれた面 ある下地成長層271の上面には、Ga層281が付 着している。この下地成長層271の上面は状況出し面 となることから、Ga層281を除去する必要があり、 エッチングなど妨害される。このエッチングはアルカリ 系、もしくは確系にいずれでも良いが、転写材278の 密着強度が低下することのないようにエッチング液が遊 定される。

【0145】画像表示装置はRGBの単色の発光素子を 規則的は配列させて構成されることから、図43に示す ように、配線用基板の電極ピッチに合わせて、選択的に 転写用基板280から発光素子を取り出す。これは転写 用基板280の基板上に保持された発光ダイオードは同 一で単色の発光波長を有するとの前提によるものであ り、異なる発光波長の素子を実装するためには、たとえ ば複数枚の転写用基板280が使用される。本例では、 選択的な発光素子の取り出しのために、吸着ヘッド28 2が使用される。吸着ヘッド282の先端部284に は、吸引孔283が形成され、先端部284にピッチは 配線用基板の電極ピッチに沿ったものとなっている。吸 着ヘッド282の先端部284は吸引孔283の周囲で 平坦とされ、その平坦な部分に発光素子の光取出し面と なる下地成長層271の上面が吸着される。この吸着作 業は、個々の素子毎に行うことも可能であるが、本例の ように、配線用基板の電板ビッチに合わせて複数の発光 素子を同時に吸着させるようにすることもでき、本例を 利用することで製造プロセスを簡略化して製造コストを 低減できる。

【0146】配線用基板の電梯ビッチに合数した複数の を光光素子は、図44に示すように、配線開基板290の ところまで運ばれ、該配線用基板290の主面に重直な 方向かる基格主面に対力して各素子が接着される。配線用 基板290の主面には予め配線原291、292形成 されており、吸着ヘッド282が各素子を配線用基板2 90の主面に圧着した後、開放すると各発光素子配線用基板2 用基板290に仮接着される。配線用基板290元重 には接着剤293が塗布されており、各素子を配線用基板2900主面で保持するのに寄与する。ここで接着剤293は例えば熱硬化型接着剤や紫外線硬化型接着剤である。

【0147】このような記線用基板290の主節への繋送を3原色の発素子について行うと、図45に示す状態となる。この時点で開接する素子は発光する光に変長は異なるものとされる。各素子はパンブ277を用いて基板主面に対して水平に維持されたまま確実に実装され

【0148】欠いで、加圧へッド295を各素子の光数 出し側である下地成長曜271の上面から押し付け、接 着剤293を硬化させる。接着剤293が熱硬化型接着 剤の場合には、加圧へッド295としてバルスヒートで 型接着剤の場合には加圧しながら配線用基板290の歳 面側から紫外線を照射することができ、大線軽呼 には加圧しなが登ました。または、加 圧へッド295を対うスや石製ガラスなどの光透過材料 で構成し、上側から紫外線を照射するようにすることも できる。

【0149】本例の画像表示装置の製造方法において発 は、配線用基板290の電極ビッチに合わせた複数の発 光素子が一括して配線用基板290の主面に実装される ため、その製造コストを低減できるとともに短時間での 製造が可能である。また、各素子はバンブ277を用い て確実に水平に実装され、傾いたりすることもなく。 たアライメントのためのマージンも小さくで良くなるこ とから、高精度に発光素子を配列されることができ、ま た、バンブ277を用いて破壊な電気配線や、光敏出し 効率の最大化量のることができる。

[0150]また、転等用基板280に保持されている 状態で、発光素子の検査を行うことができ、不良な素子 を早期に除去して歩留まりを改善できる。また、Ga層 の除去を配線用基板290への実装前に行うことができ、エッチングで配線用基板290を損傷するような問題も回避できる。

【0151】例4

本例は、図47および図48に示すように、配線用基板 の電極ビッチに合わせて発光素子を形成し、直接配線用 基板に実装する例である。

[0152] 図47に示すように、成長用基板305上は記憶用基板の電極ビッチに合わせて発光素子が形成されている。発光素子は前途の実施例と同様に下地成長層311上に六角錐状の結晶成長層312か下地成長層311上には近日で種313が下地成長層311上には近日で種314が形成され、口を2012年で、

[0153] 発光素子が形成された成長用基板305を 配線用基板301と対向させ、成長用基板305の裏面 からKrFエキシマレーザー歌いは三倍波YAGレーザ ーなどのレーザー光を照射することで、下地成長層31 1と成長用基板305の界面には、窒素が発生し、発光 素子は素子でと分離され、配帳用基板301に保持される

20 (日 15 4 ) 図48は発光素子が配線用基板301に保持された状態を示しており、以後、他の波長の発光でしているできな行い、接着割307を硬化せせることで画像表示装画が完成する。このとき63層3116が下地成長層3110上面に形成されていることから、接着割層307分素外線硬化型の場合では、配線再基板301の裏面側から紫外線を照射する。接着刺層307分素の低化工程で良い。接着刺層307が硬化上の保での硬化工程で良い。接着刺層307が硬化上た後で63層316を除去することで、配線用基板301へのダメージを著しく低速できる。

[0155]例5

本例は、図49に示すように、配線用基板の電極ピッチ に合わせて選択的にレーザー光を照射して、発光素子を 直接配線用基板に実装する例である。

【0156】図49に示すように、成長用基板328上には発光素子が複数形成されており、発光素子は前述の例と同様に下地成長層327上に六角鎖状の結晶成長層324が形成され、自26が下地武長層327上には更に「電極が形成され、自2種4326と高さを同程度とするためのパンプ325が形成されている。

【0157】一方、配線用基板320の主面には電極層 321、322が所要のピッチで形成されており、成長 用基板328と配線用基板320が対向して保持された 状態で、配線用基板の電極ビッチに合わせてレーザービ ームが照射される。成長用基板328の裏面からKrF エキシマレーザー或いは三倍波YAGレーザーなどのレ ーザー光を照射することで、下地成長層327と成長用 基板328の界面には、窒素が発生し、発光素子は素子 でと分離され、配線用基板320に保持されるが、レー ザービームの照射が電極ビッチに合わせた選択的なもの であるために、成長用基板328上の全部の発光素子が 分離するわけではなく、配線用基板の電極ピッチに合わ せた単色の素子だけが確実に転写される。この工程を他 の波長の素子に対して繰り返すことで画像表示装置が完 成する。レーザー光は単一ビームをスキャンする方法 と、単一ビームで成長用基板と配線用基板を移動する方 法とがある。

[0158] 例6

本例は2回転写用基板を用いて実装する例であり、本例 を図50万至図54を参照しながら説明する。

【0159】図50に示すように、成長用基板336上

には発光素子を構成するように、下地収表解332上に ・ 角錐状の結晶成長層334が下地成長層32上には更に ・ 電極が形成され、P電極334と高さを同程度とする ためのバンプ35が形式している。成長用基板33 6上には発光素子は配線用基板の電極ビッチに合わせて 離間している。この成長用基板336は転写用基板33 のと対向するように保持され、成長用基板336の裏面 からレーザー光を開射することで、発光素子は素子ごと 分離され、転写用基板330に配写される。本写用基板 330にはこの時シリコーン相談などからなる転写材3 31が形成されていて、この転写材331により、発光 素子は素子でとに保持される。

[0160] 次に、図51に示すように、Ga屋の除去により、転写用基板330に光切出し面が外側となる形で保持され、さらに図52に示すように、転写材340が上面に途布された第2の転写用基板341が貼り合わせられる。この場合において、転写材340は例えば紫外線硬化型粘着材であり、第2の低写用基板341はガラスもしくは石炭ガラスである。

【0161】次に、最初の転写用基板330が剥がされることで、図53に示すように、発光素子は第2の転写用基板341に転写される。

【0162】そして図54に示すように、配線用基板3 42の主面には雷極層343、344が所要のピッチで 形成されているところで、第2の転写用基板341と配 線用基板342が対向して保持された、配線用基板の電 極ピッチに合わせてレーザービームが照射される。成長 用基板328の裏面からレーザー光を照射することで、 転写材340のアプレーションにより発光素子は素子ご と分離され、配線用基板342に保持される。この転写 はレーザービームの照射が電極ビッチに合わせた選択的 なものであるために、成長用基板328上の全部の発光 素子が分離するわけではなく、配線用基板の電極ピッチ に合わせた単色の素子だけが確実に転写される。この工 程を他の波長の素子に対して繰り返し、配線用基板34 2上の接着剤345を硬化させて画像表示装置が完成す る。なお、転写材340のアブレーションの残さが発光 素子裏面に付着しているときは洗浄もしくは研磨の工程 を付加する。

### 【0163】例7

本例は例6の変形例であり、図55に示すように、第2 の転写用基板350上の転写材351には、発光業子を 構成するように、下地成長房353上に六角錐状の結晶 成長層354が形成され、P電極と高さを同程度とする ためのパンプ355が形成されているが、第2の転写用 基板350上において、発光素/は武線用基の電極ビ ッチに合わせて贈問しているのではなく、製造上で便宜 なビッチで配されている。なお、その他の工程において は例6と実質的に同じである。 【0164】次いで、図56に示すように、第2の転写 用基板350の裏面からレーザー光を遊訳的に限射する ことで、転写材351のアプレーションにより発光素子 は素子でと分開され、配線限362、363を有する配 40の照射が電極ビッチに合わせた選択的なものであるために、全部の発光素子が上の大便は分離するわけではなく、 配線用基板の電極ビッチに合わせた単色の表子だけが確 以返し、配線用基板360上の接着刺361を硬化させ リ返し、配線用基板360上の接着刺361を硬化させ て画像表示装置が完成する。なお、転写材351のアプ レーションの残さが発光来表画に付着しているときは 洗浄もしくは研磨の工程を付加する。

#### [0165] 例8

本例は、n電極配線とp電極配線を結晶成長層について 上下に分けて形成した画像表示装置の例である。本例の 画像表示装置は、図57に示すように、配線用基板37 0の基板主面371上にp電極配線372が形成され、 その p 電極配線 3 7 2 の上端に接続する形で、六角錐形 状の傾斜した傾斜結晶面を有する結晶成長層374がそ の周囲の接着剤層373に埋め込まれて支持されてい る。結晶成長層374には図示しない第1導電層、活性 層、第2導電層が形成されており、この結晶成長層37 4は結晶成長時とは倒置した形で接着削層373に支持 されている。結晶成長層374の傾斜結晶面に平行な面 にはp電極375が形成されており、結晶成長層374 の上側には、結晶成長時に用いた平板状の下地成長層3 76が存在し、この下地成長層376の上面側が光取り 出し面377とされ、この下地成長層376の光取り出 し面377において、発光領域となる第1導電層、活性 層、第2導電層の積層部とは基板主面371の法線方向 で重ならない下地成長層376の角部には1電極配線3 7.8 が形成され電気的に接続されている。このn電極配 線378の一部は前記接着剤層373上にも延在されて おり、たとえば樹脂層からなる接着剤層373が硬化し た後、n電極配線378が所要のパターンに形成され る。 n 電極配線378はポリイミドなどの樹脂層からな る保護層379によって被覆されている。

【0166】本例の画像表示装置においては、p電極、n電極の双方が結晶成長面側に存在する発光素子とは異なり、少なくとも、n電極配線378は下地成長層376の光取り出し面377側に位置するために、配縁の分だけ発光素子のチップサイズを小さくすることができる。また、n電極記線378とp電極配線372は結晶を展374について上下に分けて形成され、3次元的に贈れることになるので、短絡することがなくなり、配線何を広く形成することが可能になる。したがって、配線の形成も容易に行うことができる。

【0167】なお、上述の例では、パンプをCu, Ni にAuのコートをしたものとして説明したが、半田パン

ブによる接続であっても良い。発光素子の電極上のバン プは半田メッキ、もしくは半田蒸着によって形成され、 配線用基板に保持される接着剤の代わりにフラックスを 用いて、配線用基板に予め塗布しておくことができる。 発光素子はそのフラックスの粘着性により配線用基板上 に保持される。3色の発光素子が剥離・転写されたら、 配線用基板を一括してリフローして配線用基板と発光素 子を接続しても良い。この時は配線用基板はリフロー炉 に入れることになるので、ガラス基板を使用する。接続 後はフラックス洗浄を行い、封止材をチップと配線用基 板の間に入れて、封止材を硬化させる。半田を用いた接 続の場合は、接続抵抗が低抵抗になり、半田溶融時のセ ルフアライメントにより発光素子のアライメント精度が 改善され、画素ピッチが配線電極のバターニング精度と 一致するようになるので、画素ピッチが一定になり、画 像表示装置は高精細なものとなる。発光素子の修理をす る場合は封止材の注入前に発光素子の点灯検査を行い、 不良が発生した場合にはその発光素子の局部加熱によ り、半田パンプを溶融して修理をする。

【0168】本発明において画像表示談響とは、発光ダイトド(LED)、半導体レーザーなどの発光素子を用いた表示装置(ディスプレイ装置)であれば良く、発光素子が高線用基板上に配列されて、他の電子機器などに組み込まれる構造のもかから、更に例示的には、テレビジョン受機機。ビデオ再生装置、コンピュータのネジの電子機器のモニター、ゲーム機器の出力装置、電などのモニターなどを含み、また、比較的いさいなサイズのものでは、自動車搭載型案内装置、携帯電話、携帯情報端末、鍵画装置や監視装置などのモニター画面などであっても良い。

#### [0169]

【発明の効果】上述のように本発明の画像表示装置によれば、解像度や画質、発光効率などの結构性に優れ、見 つ大画面がし発見で、設造コストの低減も実行さる画像表示装置を得ることができる。特に、本発明の画像表 示装置によれば、発光素子が一個の素子の占有面積が2 タμコミルで10000μコミルドとされた機能なサイズであるために、発光素子自体を高密度に起線用基板 に配設することが可能であり、また、個々の発光素子を 完成させた後に配線用基板に対して実装するために歩留 りは良好であり、大画面化する場合でもその画面全体に 亘るミクロンオーダーの厳格なプロセス管理などは不要 せたる

[0170] また、本発明の画像表示装置の製造方法に よれば、発光素子自体を高密度に配線用基板に配設する ことが容易に実現され、一時保持用基板やエネルギービ ムを活用することで、微小な素子を転写しながら配線 用基板の所要の位置に実建することができる。

【0171】一方、本発明の素子の配列方法及び画像形成装置の製造方法によれば、一時保持用部材に素子を保

持させた時点で既に、素子間の距離が大きくされ、その 広がった間隔を利用して比較的サイズの電板バッドなど を設けることが可能となる。それら比較的サイズの大き な電極バッドを利用した記憶が行われるために、素子サ イズに比較して最終的な装置のサイズが著しく大きな場 合であっても登泉に記線を形成できる。

[0 1 7 2] また、本発明の素子の配列方法及び画像形成装置の製造方法によれば、発光素子の周囲が硬化した 成装置の製造方法によれば、発光素子の周囲が硬化した を形成できるとともに素子に比べて広い領域に電極バッド を形成できるとともに素子に比べて広い領域に電極バッド を経在でき、次の第二版等工程での転享を吸着治具で 建める場合には取り扱いが容易になる。また、発光ダイ オードの一時保持用部材への転写には、GaN系材料が サファイヤとの界面で高層のGaと窒素に分解すること を利用して、比較的簡単に影響できる。

【0173】さらに、本発明の素子の配列方法及び画像

形成装置の製造方法によれば、同じ転写倍率を意図する 場合においては、第一転写工程と第二転写工程の拡大率 をn倍、m倍とすると、1回でそれだけ拡大する場合に 比べて、 (n+m) 2=n2+2nm+m2であること から、必ず2nm回だけ転写回数を減らすことができる ことになる。従って、製造工程も回数分だけ時間や経費 の節約となり、特に拡大率の大きい場合に有益となる。 【0174】また、各発光ダイオード素子が結晶成長時 とは倒置されて配線用基板上に配設される本発明の画像 表示装置においては、平坦な下地成長層の上面が光の光 取出し面として機能し、p電極の反射膜としての機能も 手伝って光取出し効率を高くすることができる。結晶成 長層は選択成長により例えば六角錐形状を有するが、n 電極側にはバンプが配設されており、各素子毎の下地成 長層および結晶成長層を水平に同じ高さに保つことがで き、さらに接着剤で周囲を固めることで結晶成長層など が傾いてしまうような問題も未然に防止できる。

【0175】各発光ダイオード素子は素子完成後に実装されるため、たとえば欠陥のある素子を実装しないようにすることで、画像表示装置の全体は労留すいに向上する。また、バンブによって素子は正負一対の電極が配線 内基板が実施した。この点から未発例の画像表示装置は高精細なカラー表示が可能であり、製造プロセス上と選択成長の利点を巧妙に取り込んだものとなっている。

[0176] 本実施例の画像表示装置の製造方法においては、記線用基板の電極セッド合わせた機段の発光素子が一括して配線用基板の主面に実装されるため、その製造コストを低減できるとともに短時間での製造が可能である。また、各条子はパンケを用いて酵果に米平に実装され、値いたりすることもなく、またアライメントのためのマージンも小さくて良くなることから、高精度に発光素を配例されることができ、また、パンプを用いて発光素子を配例されることができ、また、パンプを用いている。

て確実な電気配線や、光取出し効率の最大化も図ることができる。

#### 【図面の簡単な説明】

- 【図1】本発明の第1の実施例である画像表示装置の要 部のレイアウト図である。
- 【図2】本発明の第2の実施例である画像表示装置の要 部のレイアウト図である。
- 【図3】本発明の第2の実施例である画像表示装置の回路図である。
- 【図4】本発明の第3の実施例である画像表示装置の製造方法における結晶層の形成工程を示す工程図である。
- 造方法における結晶層の形成工程を示す工程図である。 【図5】本発明の第3の実施例である画像表示装置の製造方法における分離溝の形成工程を示す工程図である。
- 【図6】本発明の第3の実施例である画像表示装置の製造方法における一時保持用基板の圧着工程を示す工程図である。
- 【図7】 本発明の第3の実施例である画像表示装置の製造方法におけるエネルギービームの照射工程を示す工程図である。
- 【図8】本発明の第3の実施例である画像表示装置の製造方法における素子形成用基板の剥離工程を示す工程図である。
- 【図9】 本発明の第3の実施例である画像表示装置の製造方法における発光素子の吸着工程を示す工程図であ
- 【図10】本発明の第3の実施例である画像表示装置の 製造方法における発光素子の分離工程を示す工程図であ
- [図11] 本発明の第3の実施例である画像表示装置の 製造方法における発光素子の実装直前の状態を示す工程 図である。
- 【図12】本発明の第3の実施例である画像表示装置の 製造方法における発光素子の実装後の状態を示す工程図 である。
- 【図13】本発明の実施形態の素子の配列方法を示す模 式図である。
- 【図14】本発明の実施形態の他の素子の配列方法を示す模式図である。
- 【図15】本発明の実施形態の素子の配列方法における 間引き転写を示す模式図である。
- 間引き転写を示す模式図である。 【図16】本発明の実施形態の素子の配列方法における
- 【図17】本発明の実施形態の素子の配列方法における 機能形成チャプを示す概略平面図である

樹脂形成チップを示す概略斜視図である。

- 樹脂形成チップを示す概略平面図である。 【図18】本発明の実施形態の素子の配列方法に用いら
- れる発光素子の例を示す図であって、(a)断面図と (b) 平面図である。
- 【図19】本発明の実施形態の発光素子の配列方法における第一転写工程の工程断面図である。
- 【図20】本発明の実施形態の発光素子の配列方法にお

- ける電極パッド形成工程の工程断面図である。
- 【図21】本発明の実施形態の発光素子の配列方法における他の電極パッド形成工程の工程断面図である。
- 【図22】本発明の実施形態の発光素子の配列方法にお ける吸着工程の工程断面図である。
- 【図23】本発明の実施形態の発光素子の配列方法にお ける第二転写工程の工程断面図である。
- 【図24】本発明の実施形態の発光素子の配列方法にお ける絶縁層の形成工程の工程断面図である。
- 【図25】本発明の実施形態の発光素子の配列方法における配線形成工程の工程断面図である。
- 【図26】本発明の実施形態の液晶制御素子の配列方法 における薄膜トランジスタの形成工程の工程断面図であ
- 【図27】本発明の実施形態の液晶制御素子の配列方法 における第一転写工程の工程断面図である。
- 【図28】本発明の実施形態の液晶制御素子の配列方法 における一時保持用部材での保持状態を示す工程断面図 である。
- 【図29】本発明の実施形態の液晶制御素子の配列方法 における一時保持用部材から第二の一時保持用部材への 転写工程の工程断面図である。
- 【図30】本発明の実施形態の液晶制御素子の配列方法 における第二の一時保持用部材での保持状態を示す工程 断面図である。
- 【図31】本発明の実施形態の液晶制御素子の配列方法 における液晶パネルとして対向基板を形成して液晶を封 入した状態を示す工程断面図である。
  - 【図32】発光素子の一例を示す断面図である。
  - 【図33】発光素子の他の一例を示す断面図である。
  - 【図34】発光素子の更に他の一例を示す断面図である。
- 【図35】発光素子の結晶成長層が倒置して実装された 画像表示装置の第1の例を示す要部の断面図である。
- 【図36】第1の例である画像表示装置を構成する発光 ダイオードを示す図であって、素子の断面図(A)及び 素子の平面図(B)である。
- 【図37】第2の例である画像表示装置の要部の断面図 である。
- 【図38】第3の例である画像表示装置の製造方法における結晶成長層の形成工程及び電極形成工程を示す工程 断面図である。
- 【図39】第3の例である画像表示装置の製造方法にお けるレジスト層の形成工程を示す工程断面図である。
- 【図40】第3の実施例である画像表示装置の製造方法 におけるパンプの形成工程を示す工程断面図である。
- 【図41】第3の実施例である画像表示装置の製造方法 におけるエネルギービームの照射工程を示す工程断面図 である。
- 【図42】第3の実施例である画像表示装置の製造方法

における一時保持用基板への転写工程を示す工程断面図 である。

【図43】第3の実施例である画像表示装置の製造方法 における発光素子の吸着工程を示す工程断面図である。

【図44】第3の実施例である画像表示装置の製造方法 における発光素子の実装工程を示す工程断面図である。

【図45】第3の実施例である画像表示装置の製造方法 における発光素子の実装後の状態を示す工程断面図であ

【図46】第3の実施例である画像表示装置の製造方法 における発光素子の加圧工程を示す工程断面図である。 【図47】第4の実施例である画像表示装置の製造方法

【図47】 第4の実施例である画像表示装置の製造方法 におけるエネルギービームの照射工程を示す工程断面図 である。

【図48】第4の実施例である画像表示装置の製造方法 における発光素子の実装工程を示す工程断面図である。 【図49】第5の実施例である画像表示装置の製造方法 におけるエネルギービームの照射工程を示す工程断面図 である。

【図50】第6の実施例である画像表示装置の製造方法 におけるエネルギービームの照射工程を示す工程断面図 である。

【図51】第6の実施例である画像表示装置の製造方法における新写工程を示す工程を開図である。

における転写工程を示す工程断面図である。 【図52】第6の実施例である画像表示装置の製造方法

における第2転写工程を示す工程断面図である。 【図53】第6の実施例である画像表示装置の製造方法

における第2転写工程後の状態を示す工程断面図である。 【図54】第6の実施例である画像表示装置の製造方法

における実装工程時の状態を示す工程断面図である。 【図55】第7の実施例である画像表示装置の製造方法

における発光素子形成時の状態を示す工程断面図である。

[図56] 第7の実施例である画像表示装置の製造方法 におけるエネルギー照射を伴う実装工程を示す工程断面 図である。

【図57】第8の実施例である画像表示装置の断面図である。

【符号の説明】

1、21、80 配線用基板

DR00~DB11、DR、DG、DB、31 発光ダ

PT 電流保持回路

32、33 トランジスタ

3 4 容量

51 サファイヤ基板

52 第2導電型クラッド層

53 活性層 54 第1連需型クラッド層

54 弗1學習

5 5 n型電極

56 p型電極

57 分離溝

60 一時保持用基板

70 吸着用治具 81 配線電極

90、90a、90c、121、161 第一基板

91、91a、91c、123、165 一時保持用部

95、140、168 第二基板

92、101 素子

122 発光ダイオード 164 薄膜トランジスタ

240, 260, 290, 301, 320, 342, 3

60、370 配線用基板

243、263、272、312、324、333、3 54、374 結晶成長層

270、300、328、336 成長用基板

244、264、273、313、326、375 p

245、271、311、327、332、353 下地結晶層


249、265、274、314 n電極


246、266、267、277、315、325、3 35、355 パンプ

280、330、341、350 転写用基板


282 吸着ヘッド


[図4] [図5]








[図6]

















フロントページの続き

(72)発明者 土居 正人 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 Fターム(参考) 5C094 AA05 AA10 AA43 AA44 BA03 BA26 BA43 CA19 CA20 EA04 EA07 JA08 5F041 AA37 CA05 CA34 CA40 CA65 CA76 CA82 CA92 DA04 DA13 DA20 FF06